位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第235页 > SM320C6202GJLA20EP > SM320C6202GJLA20EP PDF资料 > SM320C6202GJLA20EP PDF资料1第6页
SM320C6202 EP
定点数字信号处理器
SGUS044 ， 2003年7月
功能和CPU （ DSP内核）框图
SDRAM或
SBSRAM
32
C6202数字信号处理器
节目
交通/高速缓存
调节器
内部程序存储器
（见表1）
SRAM
ROM / FLASH
I / O设备
外部存储器
接口（ EMIF ）
与C62x CPU （ DSP核心）
定时器0
定时器1
多通道
缓冲串行
端口0
多通道
缓冲串行
端口1
多通道
缓冲串行
端口2
打断
选择器
同步
FIFO的
I / O设备
主机连接
主/从
TI PCI2040
PC电源
683xx
960
取指令
指令调度
指令译码
数据路径中的
寄存器文件
数据路径B
B寄存器文件
控制
注册
控制
逻辑
TEST
在电路
仿真
打断
控制
成帧芯片：
H.100 ， MVIP ，
SCSA ，T1，E1
AC97设备，
SPI的设备，
编解码器
.L1
.S1
.M1 .D1
.D2 .M2
.S2
.L2
32
DMA
公共汽车
数据
ACCESS
调节器
外围控制总线
内部数据
内存
（见表1）
扩张
总线（ XBUS ）
32-Bit
直接内存
门禁控制器
（ DMA）的
（见表1）
PLL
(x1, x4, x6, x7, x8,
x9, x10, x11)
电源 -
下
逻辑
引导配置
对于PLL时钟模块和特定的选项为C6202设备上的其他详细信息，请参阅表1和此数据表的时钟PLL部分。
6
邮政信箱1443
休斯敦，得克萨斯州77251-1443
