AFE7222
AFE7225
www.ti.com
SLOS711B - 2011年11月 - 修订2012年3月
I
OUTFS
= 16 × （ VREF / RBIAS ） ，其中VREF = 1.2V 。
I
OUTFS
= 16 * （ VREF / RBIAS ） ，其中VREF = 1.2 V
外部端子
IOUTP_A_DAC
IOUTN_A_DAC
I
DAC
图9-8 。 DAC的电流控制架构
9.10 FIFO
8深的FIFO被用于越区切换从数字时钟（ DAC_DCLKIN ）域变换到的数据
DAC_CLK域（或DAC_CLK的，如果内插中使用的分频版本） 。 FIFO中有一个读和
写指针，它被初始化为4彼此远离时，该芯片可以是复位或同步。
与DAC_DCLKIN写指针递增，而与DAC_DCLKIN读指针递增
（或分割的版本）。理想情况下，读取和写入指针保持4.差但是，如果有
是在这两个时钟的相对相位漂移，的读取和写入指针的瞬时值
可以从不同4.如果该指针来在彼此的2个位置时，FIFO可以被设置为识别
该条件下作为一个可能的"collision"条件，并且可以通过其拉至中间代码关闭DAC输出。
也可以通过在FIFO检测所述输入时钟的停止。
9.11 TRANSMIT内插滤波器
该AFE7225 / 7222可以使2倍或使用片半带内插滤波器的4倍内插。该
通过内插所提供的附加过采样可以用于降低低通的顺序反
混叠滤波器，其如下所述发射的DAC或使数字载波可以被块的粗移动
混频器更高的输出IF 。
而内插以2的因子，所述DAC_DCLKIN速率应设置为一半的输入时钟频率。
而内插由4倍，则DAC_DCLKIN速率应设置为在输入时钟的四分之一
率。
每个通道都有两个过滤器TxFIR1和TxFIR2 ，其中TxFIR1单是在插值通过启用
2模式，这两种过滤器在Intertpolate 4模式下启用。在每两个信道的2个过滤器可以
单独配置在“低通”或高通模式操作。默认情况下，所有的过滤器
配置在低通模式opearate 。下面的表列出了地址和数据掩码值
要通过编程来配置这些过滤器的高通模式。
TXFIR1是一个43抽头半带滤波器。过渡频带是从0.4到F 0.6
CLKFIR1
/ 2，和阻带
衰减70分贝。通带纹波小于0.1分贝。它具有以下的系数（仅列出至多
中间一个）
TXFIR1 （插值滤波器1 ）
系数= [ 12 0 -33 0 73 0 -143 0 254 0 -426 0 685 0 -1090 0 1781 0 -3286 0 10365 16384 ]
以下的频率响应被示出。
版权所有2011-2012 ，德州仪器
应用信息
75
提交文档反馈
产品文件夹链接（ S） ：
AFE7222 AFE7225
