位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第471页 > CY8C3665PVI-080 > CY8C3665PVI-080 PDF资料 > CY8C3665PVI-080 PDF资料5第11页
的PSoC
3 ： CY8C36系列
数据表
VCCA 。模拟系统内核电压调节或输入到输出
模拟的核心。
需要一个1uF的电容VSSA 。该
稳压器的输出是不是设计用于驱动外部电路。
记
如果你使用的设备与外部监管的核心
（外部监管模式） ，电压施加到该引脚
不得超过1.71 V的允许范围为1.89 V.
当使用内部内核稳压器， （内部调节
模式下，默认设置） ，不打领带的任何权力，该引脚。有关详细信息
SEE
动力系统
第29页。
VCCD 。数字核心调节器的输出或输入到
数字化的核心。
两个VCCD引脚必须短接在一起，
它们之间的迹线尽可能地短，并且一个1uF的电容器
到VSSD 。该稳压器的输出不用于驱动外部
电路。
需要注意的是，如果你使用的设备与外部的核心
稳压器（外部调节模式）时，电压施加到
该引脚不得超过1.71 V允许的范围内
1.89 V.
当使用内部内核稳压器（内部
监管的模式下，默认设置），不打领带的任何权力，该引脚。为
详情请看
动力系统
第29页。
VDDA 。
所有模拟外设和模拟核心
调节器。
VDDA必须存在于最高电压
装置。所有其他电源引脚必须小于或等于
VDDA 。
VDDD 。
所有数字外设和数字内核
调节器。 VDDD必须小于或等于VDDA 。
VSSA 。
地上所有模拟外设。
VSSB 。
接地连接升压泵。
VSSD 。
地上所有数字逻辑和I / O引脚。
同Vddio0 ， VDDIO1 ， VDDIO2 ， VDDIO3 。
供应I / O引脚。看
引脚为特定的I / O引脚连接到VDDIO的映射。每个VDDIO绝
被捆绑到一个有效的工作电压（ 1.71 V至5.5 V ），并且必须
小于或等于VDDA 。
XRES （与可配置的XRES ） 。
外部复位引脚。低电平有效
带内部上拉了起来。引线P1 [2]可被配置为一个XRES
销;看
“非易失性锁存器（ NVLS ） ”
在第22页。
4. CPU
4.1 8051 CPU
该CY8C36器件采用单周期8051处理器，这是完全
与原来的MCS-51指令集兼容。该
CY8C36系列采用流水线RISC架构，
执行中的1 2个周期，以提供最顶峰的指令
高达33 MIPS的每一个平均的2个周期性能
指令。单周期8051 CPU的运行速度比快十倍
一个标准的8051处理器。
8051 CPU子系统包括以下功能：
单周期8051 CPU
高达64 KB的闪存，高达2 KB的EEPROM中，并且向上
8 KB的SRAM
CPU和Flash之间的512个字节的指令缓存
可编程的嵌套向量中断控制器
DMA控制器
外设集线器（ PHUB ）
外部存储器接口（ EMIF ）
文件编号： 001-53413修订版*○
第11页共131
