位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第747页 > EDW2032BBBG-60-F > EDW2032BBBG-60-F PDF资料 > EDW2032BBBG-60-F PDF资料1第1页
数据表
2G GDDR5位SGRAM
EDW2032BBBG （ 64M字× 32位）的
特定网络阳离子
密度： 2G位
组织
- 为4Mbit ×32的I / O ×16银行
- 的8Mbit ×16的I / O ×16银行
包
- 170球FBGA
- 无铅（符合RoHS）和无卤素
- 电源：
- VDD： 1.6V / 1.5V ±3％和1.35V ±3％
- VDDQ ： 1.6V / 1.5V ±3％和1.35V ±3％
数据速率： 7.0Gbps / 6.0Gbps / 5.0Gbps （最大）
16个内部银行
四个银行团的tCCDL = 3tCK
8N预取架构： 256位每个阵列读取或
写访问的32倍; 128位X16
突发长度（ BL ） ： 8只
可编程CAS延迟时间： 620
可编程写入延迟： 3 7
可编程CRC读取延迟： 1 3
可编程CRC写入延迟： 8 14
对CDR的EDC可编程保持模式
预充电：对于每个突发自动预充电选项
ACCESS
刷新：自动刷新，自刷新
刷新周期： 16384次/ 32ms的
接口：伪开漏（ POD - 15 ）
片上端接（ ODT ） ： NOM 。 60Ω或者120Ω的值
伪开漏（ POD - 15 ）兼容输出
- 40Ω下拉
- 60Ω上拉
ODT和输出驱动强度自动校准用
外部电阻ZQ引脚（ 120Ω ）
可编程的终止和驱动强度偏移
可选外部或内部VREF为数据输入;
内部VREF可编程偏移
独立的外部VREF的地址/命令输入
工作温度范围
- TC = 0 ° C至+ 95°C
特点
X32 / X16模式配置设定在上电时用
EDC销
单端接口，为数据，地址和命令
季度的数据速率差分时钟输入CK ， / CK为
地址和命令
两个半数据速率差分时钟输入WCK ， / WCK ，
有两个数据字节的每一个相关联的（ DQ ， / DBI ， EDC ）
双倍数据速率（ DDR ）的数据（ WCK ）
单倍数据速率（ SDR ）的命令（ CK ）
双倍数据速率（ DDR ）处理（ CK ）
写数据屏蔽通过地址总线功能
（单/双字节掩码）
数据总线倒置（ DBI ）和地址总线反转
仪（ABI ）
输入/输出PLL开/关模式
占空比校正（ DCC）的数据时钟（ WCK ）
培训地址：地址输入通过DQ引脚监测
WCK2CK时钟培训：第一阶段通过EDC信息
引脚
数据读取，并通过读取FIFO （写入FIFO培训
深度= 6）
读取FIFO模式绷紧LDFF命令
直接写数据负载读FIFO由WRTR
命令
读取FIFO的连续读取RDTR命令
通过读/写数据传输完整性保护
循环冗余校验（CRC - 8）的
读/写EDC /关闭模式
DQ序言的读/关闭模式
低功耗模式
EDC引脚上RDQS模式
片上温度传感器读出
自动温度感应器来控制自刷新
率
数字tRAS的锁定
为供应商ID ， FIFO深度和密度信息字段
鉴定
使用MF引脚镜像功能
边界扫描功能与SEN脚
一号文件E1864E10 （版本1.0 ）
发布日期2011年12月（K ）日本
日本印刷
网址： http://www.elpida.com
尔必达内存公司2011
