LTC4253/LTC4253A
应用信息
V
UVHI
(V
UV
为LTC4253A ） 。此外，内部逻辑
检查OV < V
OVHI
(V
OV
为LTC4253A ） ，RESET <
0.8V ， GATE < V
GATEL
， SENSE < V
CB
， SS < 20 V
OS
和
定时器< V
TMRL
。当满足所有条件，起始时间
启动和TIMER电容是由5μA电流充电
源上拉。在时间点3 ，定时器达到V
TMRH
阈值和所述初始定时周期终止。计时器
电容器快速放电。在时间点4 ，在V
TMRL
达到阈值和GATE < V的条件
GATEL
,
SENSE < V
CB
和SS < 20 V
OS
一定要满足之前
在GATE启动周期开始。 SS斜了的决定
由R
SS
C
SS
; GATE保持为低电平模拟电流
限流放大器，直到SS跨越20 V
OS
。当释放
GATE ， 50μA源到外部MOSFET的栅极和
补偿网络。当门电压达到
MOSFET的阈值时，电流开始流入
在时间点5，负载电容器在时刻如图6所示，负载电流
SS达到控制水平和模拟电流限制环路
激活。之间的时间点6和8，栅极电压
被servoed和SENSE电压稳定在V
ACL
(t)
和软启动限制了负载电流的压摆率。如果
SENSE电压（V
SENSE
– V
EE
）达到V
CB
门槛
在时间点7时，断路器定时器激活。该
TIMER电容C
T
由（ 200μA + 8 我充电
DRN
)
目前的上拉。当负载电容接近满充电，
负载电流开始下降。在点8 ，负载电流
租金下降和SENSE电压低于V
ACL
(t).
模拟电流限制回路切断和GATE引脚
坡道进一步。在时间点9 ，检测电压降
低于V
CB
且故障定时器结束时，接着是5μA
放电电流源（酷客） 。当GATE上升
以往V
GATEH
阈值的时间点A，
PWRGD1
拉低，
出发的
PWRGD
序列。
PWRGD2
拉低点
时间点C时， EN2高，
PWRGD1
为低电平的
以上1吨
SQT
.
PWRGD3
拉低在时间点D
当EN2和EN3为高
PWRGD2
低的多
比1吨
SQT
。在时间点B ，门达到其最大
电压为V确定
IN
.
欠压时间
在图10中，当UV引脚低于V
UVLO
(V
UV
–
V
UVHST
为LTC4253A ）在时间点1， LTC4253 /
LTC4253A关闭与定时器， SS和GATE拉升
低。如果当前已经流， SENSE引脚电压
减小到零作为GATE坍塌。当紫外线恢复
并清除V
UVHI
(V
UV
为LTC4253A ）在时间点2 ，
初始时间周期开始后跟一个启动周期。
V
IN
欠压锁定时间
V
IN
欠压锁存比较器， UVLO也有类似的
时序行为的UV引脚时序，除了它着眼于
V
IN
＆ LT ; （V
LKO
–V
LKH
）关闭和V
IN
＆ GT ; V
LKO
开始。
在欠压锁定状态， UV和OV
比较器挡住。当V
IN
退出欠压
锁定， UV和OV比较器被启用。
过电压时序
在正常操作中，如果过压销超过V
OVHI
(V
OV
为LTC4253A ）所示，在图 - 的时间点1
URE 11，定时器和
PWRGD
状态不受影响; SS
和GATE下拉;负载断开。在时间点2 ，
OV恢复并低于V
OVLO
(V
OV
– V
OVHST
对于LTC4253A ）阈值; GATE启动开始。如果
过电压毛刺的长度足以耗尽负载
电容器，在时间点4至7可能会发生。
断路器定时
在图12a中， TIMER电容充电时，如果200μA
SENSE引脚超过V
CB
但V
DRN
低于5V 。如果
低于V SENSE引脚回报
CB
定时器到达前
在V
TMRH
阈值时，定时器由5μA排出。在
图12b ，当定时器超过V
TMRH
， GATE拉
马上下去，芯片将关闭。在图12c ，
多个瞬时故障引起的TIMER电容器
整合并达到V
TMRH
其次是GATE下拉
和芯片关闭。在芯片关断时，
LTC4253 / LTC4253A锁存定时器高配5μA的上拉
电流源。
425353afe
25
