引脚说明
4
4.1
引脚说明
输入
D
in
数据输入
六位字串行输入， MSB在前，为数字数据输入，D
in
。六字被加载到
MC144110每个D / A循环中;四个单词被装入MC144111 。
在过去的6位字偏移确定销Q 1输出和R1输出的输出电平。下一个到最后一个6位
字会影响销Q2输出和R2输出等。
ENB
负逻辑启用
该ENB引脚必须串行加载过程中是低的（有效） 。在ENB低到高的转变，数据
中包含的移位寄存器被装入锁存器。
CLK
移位寄存器的时钟
数据移入移位寄存器在CLK的高到低的转换。 CLK被馈送到的一个D输入端
透明锁存器，其用于抑制移位寄存器的时钟时的ENB为高。
所需的MC144110时钟周期的数目通常为36 MC144111通常使用24
周期。见表4的其他信息。
4.2
输出
D
OUT
数据输出
输出的数字数据，主要是用来级联DAC和可被馈入数
in
的下一个阶段。
R1输出至Rn出
电阻网络输出
这些是对R- 2R电阻网络的输出。这些输出可以被输送到高阻抗输入FET运算
安培绕过片上的双极型晶体管。电阻网络的R值范围为7 15 kΩ的。
MC144110技术数据，第2版
8
飞思卡尔半导体公司
