位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第464页 > MC33972TEW/R2 > MC33972TEW/R2 PDF资料 > MC33972TEW/R2 PDF资料4第10页
功能说明
介绍
功能说明
介绍
该33972设备是集成电路设计
提供超低静态睡眠/唤醒系统
模式和开关触点之间的坚固界面和
一个微处理器。在33972取代许多离散的
在接口到微处理器的组件所需
基础的系统，同时提供开关接地偏移
保护，润湿接触电流和系统唤醒。
在33972的功能8可编程交换机到地面或
切换到电池的输入和开关14的对地输入。所有
开关输入可被理解为通过模拟输入端
模拟多路复用器（ AMUX ） 。其他功能还包括一个
可编程唤醒定时器，可编程定时器中断，
可编程的唤醒/中断位，以及可编程
润湿当前设置。
此装置被设计主要用于汽车
的应用程序，但也可以在各种其它的使用
应用，例如计算机，通信和
工业控制。
功能引脚说明
片选（ CS ）
该系统的MCU选择33972领取
通信用芯片选择（ CS ）引脚。与CS中
一个逻辑低状态时，命令字可被发送到33972
通过串行输入（ SI ）引脚，以及可切换的状态信息
由MCU通过串行输出（SO）引脚来接收。该
CS下降沿使SO输出锁存器的状态
INT引脚和外部开关输入状态。
在CS的上升沿触发以下操作：
1.禁用SO驱动（高阻态）
2. INT引脚复位到逻辑[1]，除附加的时
在CS低开关发生变化。 （见
图6
在页
9.)
3.激活接收到的命令字，允许
33972采取行动时，从开关输入新的数据。
为了避免任何杂散的数据，它是必不可少的高到
在CS信号和低到高的转换发生
只有当SCLK为在一个逻辑低状态。一个干净的CS是
需要确保没有不完整的SPI字被发送到
装置。内部到33972件是一个有源上拉至
V
DD
在CS 。
在休眠模式下， CS的下降沿（V
DD
应用）会
醒的33972设备。从该设备接收到的数据
中的CS唤醒可能不准确。
逻辑高电平状态，在SCLK和SI引脚中的任何信号
被忽略， SO引脚为三态。
SPI从入（ SI ）
SI引脚用于串行指令的数据输入。 SI
信息被锁存到上落下的输入寄存器
SCLK的边缘。出现在SI逻辑高电平状态会编程
a
一
在上的上升沿的命令字
CS
信号。要设定一个完整的字，信息24位
必须输入到该设备。
SPI从机输出（ SO ）
SO引脚是从移位寄存器的输出。 SO引脚
保持三态，直到
CS
引脚转换为逻辑低电平
状态。所有打开的开关报道零时，全封闭
开关被报道为一体。的负跳变
CS
使SO驱动程序。
SCLK的第一个正跳变将使状态
数据位24可在SO引脚。每个连续的正
时钟将下一个状态的数据位可用于MCU
阅读在SCLK的下降沿。在SI / SO移位的
数据如下一个先入先出的协议，具有两个输入端和
输出字的第一转印最显著位（MSB） 。
中断（ INT ）
INT引脚是从33972设备的中断输出。
INT引脚是一个开漏输出带有内部上拉至
V
DD
。在普通模式下，开关状态变化将触发
INT引脚（启用时） 。 INT引脚和INT位在SPI
寄存器锁存CS下降沿。此证
微控制器以确定中断的来源。当两个
33972设备的使用中，仅设备发起
中断将有INT位设置。 INT引脚被清零
CS的上升沿。在INT引脚将不会有明显的上升
如果开关触点发生变更，而CS CS的边缘
是低的。
在WAKE高一多33972装置系统
V
DD
在（睡眠模式） ， INT的下降沿将会把所有的
33972s在正常模式下。
系统时钟（ SCLK）
的系统时钟（SCLK ）引脚钟表内部移位
该33972.寄存器的SI数据被锁存到输入
转向在SCLK信号的下降沿注册。 SO引脚
将这个开关状态位出在SCLK的上升沿。
在SO的数据可用于在MCU读取在下降沿
SCLK的边缘。移位寄存器的伪时钟必须
避免以保证数据的有效性。重要的是SCLK引脚
在逻辑低状态时
CS
做任何过渡。
出于这个原因，建议，即SCLK引脚是
只要命令了一个逻辑低状态的装置不
访问和
CS
处于逻辑高电平状态。当
CS
在
33972
10
模拟集成电路设备数据
飞思卡尔半导体公司
