ML2724
15
VTUNE
I
从PLL VCO调谐电压输入
环路滤波器。该引脚是非常敏感
噪声耦合和泄漏电流。
VCCA
24
1.25V
VTUNE
15
3.7k
8
VSS
26
28
VBG
RSSI
O
O
带隙基准电压去耦。解耦
至地， 220nF的电容器。
缓冲模拟RSSI输出与
35mV / dB的额定灵敏度。在模拟
测试模式，在这个引脚和输出AOUT
通过控制成为测试接入点
串行控制总线。
不适用
TPI
MUX
VCCA
24
RSSI
RSSI
MUX
28 RSSI
OP
AMP
100
Ω
8
VSS
串行总线信号
4
EN
我（CMOS）
控制总线启用。使能引脚为
三线串行控制总线，用于设置
操作频率和可编程
选项。控制寄存器加载
上一个低到高的信号的过渡。
串行控制总线上的数据将被忽略时，
此信号为高。这是一个CMOS输入，
和阈值参考
VDD和VSS 。
串行控制总线数据。 16位的字，
其中包括编程数据和
一个控制的2位地址，寄存器。这
是CMOS输入，并且阈值是
引用到VDD和VSS 。
串行控制总线的数据在时钟上
上升沿时， EN为低。这是一个
CMOS输入;所述阈值是
引用到VDD和VSS 。
VDD
31
EN
4
5.5k
资料5
CLK
6
8
VSS
1.7p
5
数据
我（CMOS）
6
CLK
我（CMOS）
DS2724-F-03
最后的数据表
2005年12月11
