PD98411
UTOPIA接口（接收端）
参数
RCLK周期时间
RCLK高电平宽度
RCLK低电平宽度
符号
t
CYRK
t
WRKH
t
WRKL
t
DCARK
t
VCARK
t
ICARK
t
DDORK
t
VDORK
t
IDORK
t
DSORK
t
VSORK
t
ISORK
t
DPRRK
t
VPRRK
t
IPRRK
t
SADRK
t
HADRK
t
SENRK
t
HENRK
负载电容： 30 pF的
负载电容： 30 pF的
负载电容： 30 pF的
负载电容： 30 pF的
负载电容： 30 pF的
负载电容： 30 pF的
负载电容： 30 pF的
负载电容： 30 pF的
负载电容： 30 pF的
负载电容： 30 pF的
负载电容： 30 pF的
负载电容： 30 pF的
条件
分钟。
20
0.4xt
CYRK
0.4xt
CYRK
1
1
1
1
1
1
1
1
1
1
1
1
4
1
4
1
典型值
.
马克斯。
125
0.6xt
CYRK
0.6xt
CYRK
14
14
20
14
14
20
14
14
20
14
14
20
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
RCLK
↑ →
RCLAV
↑↓
延迟
RCLK
↑ →
RCLAV输出延迟
RCLK
↑ →
RCLAV数据浮动延迟
RCLK
↑ →
RDO
↑↓
延迟
RCLK
↑→
RDO输出延迟
RCLK
↑→
RDO数据浮动延迟
RCLK
↑ →
RSOC
↑↓
延迟
RCLK
↑ →
RSOC输出延迟
RCLK “
→
RSOC数据浮动延迟
RCLK
↑ →
RPR
↑↓
延迟
RCLK
↑ →
RPR输出延迟
RCLK “
→
RPR数据浮动延迟
RADD设定时间（与RCLK
↑
)
RADD保持时间（与RCLK
↑
)
RENBLB设定时间（与RCLK
↑
)
RENBLB保持时间（与RCLK
↑
)
t
CYRK
t
WRKH
RCLK
RADD2 [4 ：0]
RADD1 [4 ：0]的
RCLAV3-RCLAV0
RENBL2_B,
RENBL1_B
t
SENRK
RSOC2,RSOC1
t
ISORK
RDO [15：0 ]
t
IDORK
RPR2,RPR1
t
IPRRK
t
VPRRK
t
DPRRK
t
DPRRK
t
VDORK
t
DDORK
t
DDORK
t
VSORK
t
DSORK
t
DSORK
t
DCARK
t
DCARK
t
ICARK
t
VCARK
t
WRKL
t
SADRK
t
HADRK
t
HENRK
数据表S12953EJ4V0DS00
31
