位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第514页 > TSB12LV32TPZEP > TSB12LV32TPZEP PDF资料 > TSB12LV32TPZEP PDF资料2第12页
概观
表1-1 。终端功能（续）
终奌站
名字
DMRW
号
49
I / O
描述
数据移动器接口（续）
O
数据移动器读/写指针。当数据正在从1394移动到DM端口（接收）该信号
变为高电平，表示数据是可用的DMD [ 0:15 ] 。当数据正在从DM移动到1394总线
（发送）该信号变为高电平，表示数据必须提供给DMD [ ○时15 ]端口，用于
传输。
分组标志。 PKTFLAG为高电平，表示接收的第一个（头）或最后（拖车）四字节
包在DM界面上。 PKTFLAG不处于发射模式有效。该PKTFLAG信号是无效
当选择了报头/尾部提取选项。
PHY链路接口，控制线
物理层 - 链路接口的数据线。数据只期待在D0和D1速率为100 Mbps ， D0 -D3在200 Mbps的，并
D0-D7在400 Mbps的。 D0是MSB位。
链接从物理层是4兆赫 - 8 MHz的时钟。当链路处于非活动状态并且该信号被激活
物理层检测到链路上的数据包或一个物理层设备的中断。这个时钟持续不超过500纳秒。当
链路检测该终端处于活动状态，其导通，并驱动的LPS 。
链路功率状态。 LPS的用于驱动所述物理层设备的脂多糖输入。这表明该链路物理层器件
加电并处于活动状态。 LPS切换的速度= BCLK默认的1/16 （见CFR在08H的详细
信息） 。
链接请求物理层。 LREQ使得总线请求和寄存器访问请求的物理层。
系统时钟。 SCLK是由物理层提供的49.152 MHz的时钟。 DMCLK由SCLK产生。 SCLK
也可以用作为源BCLK 。
竞争者。当置为高电平，该终端会告诉这个节点是一个竞争者同步链接
资源管理（ IRM ）或总线管理功能。 CONTNDR的状态必须的状态相匹配
PHY竞争者终端1394-1995标准物理层和PHY寄存器位1394 -2000兼容
物理学。该终端默认为上电时的输入。上电后，该终端的价值可以
从内部驱动的CTNDRSTAT位（ 12位，在08H） 。额外的CSR必须被实现
软件设备支持IRM功能。
周期，该输入作为同步时钟周期一个可选的外部8kHz时钟。它仅用于
如果附着在循环主节点。它是由周期源位使能，应该是高拴在不
使用。
同步周期的开始标志。 CYSTART由脉冲对信号的等时周期的开始
1 DMCLK周期。
隔离端子。当这个终端被置为高电平，无隔离存在的TSB12LV32之间
和物理层。当低，德州仪器总线保持隔离是有效的。
接地参考
PKTFLAG
51
O
PHY / Link接口
CTL [0：1 ]
D[0:7]
LinkOn
70, 69
67, 66,
6358
64
I / O
I / O
I
LPS
53
O
LREQ
SCLK
74
72
O
I
辅助功能
CONTNDR
65
I / O
CYCLEIN
76
I
CYSTART
直接
GND
2
79
5, 25, 30,
45, 57, 73,
78, 90,
100
1
9
5456
16
10, 35, 85
O
I
INT
RESET
STAT [0： 2]
TESTMODE
VDD5V
O
I
O
I
中断。所有内部中断NOR 。
系统复位。这个低电平有效信号是异步的TSB12LV32 。
一般状态输出。 STATn与CFR在地址20小时所选择的输出信号。
该端子是用来放置在测试模式下的TSB12LV32 （仅用于德州仪器内部使用） 。
在正常操作中，该终端必须连接到地面。
5 V （ ± 0.5 V）电源电压为5 V容限输入。只有TSB12LV32的PHY /链路接口
不
5 -V宽容。配合此端子连接到3.3V电源电压，如果TSB12LV32没有连接到任何
设备驱动5 V信号。配合此端子连接到5V电源电压，如果TSB12LV32连接
任何设备驱动5 V信号。此终端仅用于使输入的5V容限，它不用于
任何输出。
3.3 V （ ± 0.3 V ）电源电压
VDD
15, 20, 40,
47, 68, 71,
80, 95
SGLS139B - 2003年10月 - 修订2004年4月
TSB12LV32-EP
5
