超前信息

765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI7C7100

3端口PCI桥

当最后两个事件之一发生时， PI7C7100返回一个目标脱节的请求发起者对这个数据

相位终止交易。

一旦发布的写入数据移动到发布的数据队列的头， PI7C7100声称其目标总线上的要求。

这可能会发生，而PI7C7100仍在接收所述引发剂总线上的数据。当接收到该许可对目标总线和

目标总线处于空闲状态检测， PI7C7100认定FRAME ＃ ，并驱动存储写入地址列于

目标总线。在以下循环， PI7C7100驱动写入数据的第一个DWORD ，并继续传送写入数据直到

对应于该事务中的所有写入数据被传递或直到接收到的目标终止。只要写数据

存在于队列中， PI7C7100可以驱动写数据的每个PCI时钟周期中的一个DWORD ;也就是说，没有高手等待状态

插入。如果写入数据流经PI7C7100和发起者摊位， PI7C7100将最后的数据相位信号

当前事务在目标总线如果队列清空。 PI7C7100将重启交易的后续，如果队列

有新的数据。

PI7C7100结束的目标总线上的事务时，在满足下列条件之一：

??所有发布的写入数据已经被递送到目标。

??目标返回的目标断开或目标重试（ PI7C7100开始另一个事务提供写入数据的其余部分） 。

??目标返回一个目标中止（ PI7C7100将放弃剩余的写入数据） 。

??主延时定时器超时，并PI7C7100不再有目标总线授权（ PI7C7100启动另一个事务

以提供剩余的写入数据） 。

4.8.3.2节提供了有关如何PI7C7100响应期间发布的写入到目标终端的详细信息

交易。

4.5.2存储器写和禁止交易

发布时间写转发用于存储器写和禁止交易。

PI7C7100总是转换存储器写和禁止交易存储器写事务。

该PI7C7100断开存储器写入并失去在对齐高速缓存行边界的命令。该高速缓存行的大小

在高速缓存行大小寄存器中的值给出的DWORD中的高速缓存行的数目。

如果在高速缓存行大小寄存器中的值不符合存储器写和无效的条件下， PI7C7100返回

目标断开连接的发起方无论是在高速缓存行边界时或写入缓冲区填满。

当内存写入和禁止交易的高速缓存行边界之前断开为止，通常

因为写入缓冲区填满，交易转换为存储器写事务。

4.5.3延迟写入交易

延迟写入转发用于I / O写入交易和类型1的配置写事务。

延迟的写事务保证实际的目标响应返回给发起无持有

开始处于等待状态的总线。延迟的写事务被限制在一个单一DWORD数据传输。

当第一次检测到启动器总线上的一个写事务，并PI7C7100转发它作为延迟交易， PI7C7100

声称被断言DEVSEL ＃访问，并返回一个目标重试的始作俑者。在寻址阶段， PI7C7100

样的总线命令，地址和地址奇偶一个周期之后。后IRDY ＃有效， PI7C7100还样本

第一个DWORD数据，字节使能位和奇偶校验数据。该信息被放置在延迟事务队列。

该交易仅排队，如果没有其他现有延迟交易数据具有相同的地址和命令，并且如果

延迟事务队列不充分。当经延迟的写事务处理移动到延迟交易的头部

排队与公布数据的所有排序约束得到满足。该PI7C7100启动目标总线上的事务。

PI7C7100写入的数据传送到目标。如果PI7C7100接收目标重试响应于所述写入事务上

目标总线，它继续重复写事务，直到数据传输完成时，或直到一个错误条件

遇到。

如果PI7C7100无法2后传送的写入数据

24

（默认）或2

32

（最大值）的尝试， PI7C7100会报告系统错误。

PI7C7100还称P_SERR ＃如果主SERR ＃使能位命令寄存器设置。参见7.4节

对P_SERR ＃断言信息。当引发重复相同的写事务（相同的命令，

地址，字节允许位和数据），并且完成了延迟事务是在队列的头部， PI7C7100

15

00年9月18日1.1版