引脚分配和复位状态
表1.引脚上市（续）
信号
LAD [ 0:31 ]
信号名称
多路复用数据/地址
封装引脚数
K22,L21,L22,K23,K24,
L24,L25,K25,L28,L27,
K28,K27,J28,H28,H27,
G27,G26,F28,F26,F25,
E28,E27,E26,F24,E24,
C26,G24,E23,G23,F22,
G22,G21
K26,G28,B27,E25
L19
K16,K17,H17,G17
K18,G19,H19,H20,G16
PIN TYPE
I / O
动力
供应
BV
DD
笔记
5,9,29
LDP [0：3 ]
LA[27]
LA [ 28:31 ]
LCS [0： 4]
LCS5/DMA_DREQ2
LCS6/DMA_DACK2
LCS7/DMA_DDONE2
LWE0/LBS0/LFWE
LWE [1： 3 ] / LBS [1： 3]
LBCTL
拉莱
LGPL0/LFCLE
LGPL1/LFALE
LGPL2/LOE/LFRE
数据校验
突发地址
端口地址
芯片选择
I / O
O
O
O
I / O
O
O
O
O
O
O
O
O
O
BV
DD
BV
DD
BV
DD
BV
DD
BV
DD
BV
DD
BV
DD
BV
DD
BV
DD
BV
DD
BV
DD
BV
DD
BV
DD
BV
DD
29
5,9,29
5,7,9,29
29
1,29
1,29
1,29
5,9,29
5,9,29
5,8,9,29
5,8,9,29
5,9,29
5,9,29
5,8,9,29
芯片选择/ DMA请求H16
芯片选择/ DMA确认
芯片选择/ DMA完成
写使能/字节选择
写使能/字节选择
缓冲区控制
地址锁存使能
J16
L18
J22
H22,H23,H21
J25
J26
芬欧汇川的通用线0 / J20
flash命令锁存使能
芬欧汇川的通用线1 / K20
Flash地址锁存使能
芬欧汇川的通用线2 / G20
输出使能/ FLASH读
启用
芬欧汇川的通用行3 / H18
闪存写保护
芬欧汇川的通用线4 / L20
目标确认/等待/ SDRAM
奇偶校验字节选择/闪存
现成的忙
芬欧汇川通用5号线/ K19
AMUX
本地总线时钟
同步
局部总线DLL
H24,J24,H25
D27
D28
DMA
LGPL3/LFWP
LGPL4/LGTA/LUPWAIT
/ LPBSE / LFRB
O
I / O
BV
DD
BV
DD
5,9,29
29, 33
LGPL5
LCLK [0： 2]
LSYNC_IN
LSYNC_OUT
O
O
I
O
BV
DD
BV
DD
BV
DD
BV
DD
5,9,29
29
29
29
DMA_DACK [0：1 ]
/ GPIO [ 10:11 ]
DMA应答
AD6,AE10
O
OV
DD
—
MPC8536E的PowerQUICC III集成处理器的硬件规格，版本5
飞思卡尔半导体公司
11
