可编程音频时钟发生器

CLK输出频率设定

具有低抖动

特定的频率可以通过多种实现

的PLE设置（表1） ，如不同的采样率

和乘法因子（ 256,384和768） 。不过，

由于内部结构，在CLK的差分输出

却将抖动可以是每个设置不同。表15列出

CLK的输出频率和抖动的各种设定

Tings的。为了获得最佳性能，用户应选择

设置，使在一个特定的频率最低的抖动。

产出表15.抖动测量

CLKS

FOUT （兆赫）

73.728

67.7376

49.152

36.864

36.864

33.8688

33.8688

24.5760

24.5760

24.5760

22.5792

18.4320

16.9344

16.3840

12.2880

12.2880

11.2896

9.126

8.1920

4.608

3.072

缩放

因素

768

768

768

768

384

768

384

768

384

256

256

384

384

256

256

384

256

768

256

384

256

f

S

（千赫）

96

88.2

64

48

96

44.1

88.2

32

64

96

88.2

48

44.1

64

48

32

44.1

12

32

12

12

T

RJ （ RMS ）

（ ps的）

21

23.2

42.6

40

37

44

41.3

66

92

50

55.1

59

69

134

84.8

170

100

106

250

198

324

MAX9485

电源旁路和

地面管理

在MAX9485的振荡器频率较高，使正确的

布局的重要保证稳定性。为了获得最佳性能，

地方元器件尽可能靠近设备。

Digital或AC GND上的瞬态信号可以产生噪声

在时钟输出端。返回GND到最高品质

地面可用。绕道V

DD

和V

DD_P

用0.1μF

和0.001μF电容，尽可能靠近器件

成为可能。仔细的PC板布局地面最小化

的输出和数字输入之间的串扰。

______________________________________________________________________________________

13