MAX11166/MAX11167
16位， 500KSPS / 250ksps的， ± 5V SAR型ADC
，TDFN封装内部参考
在配置
CS模式
图4
详细的定时，用于加载的输入配置
当MAX11166 / MAX11167连接成注册
CS
模式（见
图6
和
图8
硬件连接
系统蒸发散） 。加载过程上的下降沿使能
CNVST当SCLK保持高电平。配置数据是
通过DIN上移入配置寄存器
接下来的8个SCLK下降沿。拉CNVST高完成
输入配置寄存器加载过程。 DIN应
闲置外部的输入配置寄存器的读高。
输入配置界面
一个SPI接口，主频高达50MHz控制
MAX11166 / MAX11167 。输入配置数据的时钟
在SCLK的下降沿配置寄存器
通过DIN引脚。在DIN的数据被用于节目
ADC的配置寄存器。这个稳压的构建体
存器中示出
表4 。
配置寄存器
定义了输出接口模式中，参考模式，
而MAX11166 / MAX11167的功耗状态。
表4. ADC配置寄存器
位名称
位
默认
状态
逻辑
状态
00
模式
7:6
00
01
10
11
00
01
REF
5:4
00
10
11
SHDN
版权所有
3
2:0
0
0
0
1
0
CS
模式，无需占用指示灯
CS
模式，且有繁忙指示
菊花链模式，无繁忙指示
菊花链模式，且有繁忙指示
参考模式0内部基准和基准缓冲器都
接通电源。
参考方式1内部参考被关闭，但内部参考
缓冲开机。在REFIO应用外部参考电压。
参考模式2.内部参考上电，但内部
基准电压缓冲断电。该模式允许作内部参考，
用于与外部基准缓冲器。
参考模式3.内部基准和基准缓冲器都
断电。在REF采用外部参考电压。
正常模式。所有电路被完全加电时刻。
静态关机。所有电路断电。
保留，设置为0
功能
CNVST
t
HSCKCNF
t
SSCKCNF
SCLK
0
t
HDINSCK
1
2
3
4
t
SDINSCK
5
6
7
DIN
B7
B6
B5
B4
B3
B2
B1
B0
在CS模式图4.输入配置时间
www.maximintegrated.com
MAXIM INTEGRATED
│
21
