FM24CL16B - 16Kb的3V I2C F-RAM
从机ID
页面
SELECT
内存操作
该FM24CL16B被设计的方式来操作
非常类似于其他的2线接口存储器
产品。主要的差别从结果
FRAM的性能更高的写入能力
技术。这些改进导致一些
该FM24CL16B和一个类似的差异
在配置写入EEPROM 。完整
操作为写操作和读操作进行说明
下文。
写操作
所有的写操作首先从设备ID ，然后一个字地址
如前面提到的。总线主机指示
通过设置从机的LSB写操作
地址为0解决后，总线主机
发送数据的每个字节的存储器和
记忆会产生一个应答状态。任何
的连续的字节数可以被写入。如果
的地址范围的端部在内部达到，该
地址计数器将返回的地址为7FFh到000H 。
不像其他的非易失性存储器技术，有
没有写延迟FRAM 。整个内存
周期发生在比单个总线时钟的时间更少。
因此，任何操作包括读或写操作
随即出现一个写操作之后。承认
投票站，与EEPROM与使用的技术
确定是否一个写入完成是不必要的，
将始终返回“就绪”状态。
8后的实际存储阵列写操作
th
数据位被传输。这将是之前的完整
确认被发送。因此，如果用户希望
中止写入，而不改变存储器的内容，
这应该利用启动或停止条件进行
前8
th
数据位。该FM24CL16B不需要
页面缓冲。
存储阵列可以使用写保护
WP引脚。拉WP高将禁止写入
整个阵列。该FM24CL16B不会承认
数据字节写入到受保护的地址。在
此外，地址计数器将不若增加
写在尝试对这些地址。拉WP
LOW （V
SS
）将停用此功能。
图5和6中示出了两个单字节
和多字节写操作。
1
0
1
0
A2
A1
A0
读/写
图4.从地址
字地址
经过FM24CL16B （如接收器）承认
从ID ，主将会把字地址
对总线进行写入操作。字地址
的低8位地址，以与结合
的3-位的页面的选择来指定精确的字节
被写入。完整的11位地址被锁存
在内部。
没有字地址发生用于读出操作，尽管
3位页选择内部锁存。读
总是使用在内部举行的低8位
该地址锁存器中。也就是说，读总是开始于
处理后的一次访问。自由读
地址可以通过执行一个写操作，加载
解释如下。
每个数据字节发送之后，刚好在
承认，在FM24CL16B递增
内部地址锁存器。这允许下一顺序
将没有额外的寻址访问字节。
的最后一个地址（地址为7FFh ）到达之后，地址
锁存器将翻转到000H 。是没有限制的
的字节数，可以用一个单一的访问
读或写操作。
数据传输
毕竟地址信息已发送，
总线主控器和之间的数据传输
FM24CL16B可以开始。用于读出操作的
设备将放置8个数据位的总线上，然后等待
一个应答。如果接收到确认信号时，下一个
连续的字节将被转移。如果
应答信号不被发送，则读出操作是
得出的结论。对于写操作， FM24CL16B
将接受8位数据位从主再发
承认。所有的数据传输时MSB（最高
显著位）第一位。
文件编号： 001-84456修订版**
第14页5
