TPS796
www.ti.com
SLVS351O - 2002年9月 - 修订2013年11月
热信息
TPS796xx
(3)
热公制
(1) (2)
θ
JA
θ
JCtop
θ
JB
ψ
JT
ψ
JB
θ
JCbot
(1)
(2)
(3)
结至环境热阻
(4)
结至外壳（顶部）热阻
结至电路板的热阻
(6)
结至顶部的特征参数
(7)
结至电路板的特征参数
(8)
结至外壳（底部）热阻
(9)
(5)
DRB
8引脚
47.8
83
不适用
2.1
17.8
12.1
DCQ
6针
70.4
70
不适用
6.8
30.1
6.3
KTT
5针
25
35
不适用
1.5
8.52
0.4
单位
° C / W
(4)
(5)
(6)
(7)
(8)
(9)
有关传统和新的热度量的更多信息，请参阅
IC封装热度量
申请报告，
SPRA953A.
此设备基于PCB的覆铜面积的热估计，看
TI PCB热计算器。
对于DRB ， DCQ和DRV封装的热数据通过基于JEDEC标准的方法，因为热模拟推导
在JESD51系列指定。以下假设采用了模拟：
（一）我。 DRB ：裸露焊盘通过一个2×2的阵列通过热连接到所述印刷电路板的接地层。
.
二。 DCQ ：裸露焊盘通过一个3×2的阵列通过热连接到所述印刷电路板的接地层。
.
三。 KTT ：裸露焊盘通过一个5×4阵列经由热连接到所述印刷电路板的接地层。
（二）我。 DRB的：顶部和底部的铜层被假设为具有铜的20％的热导率表示为20％的铜
覆盖范围。
.
二。 DCQ ：每个的顶部和底部的铜层具有专用图案为20 ％的铜覆盖。
.
三。 KTT ：顶部和底部的铜层被假设为具有铜的20％的热导率表示为20％的铜
覆盖范围。
（三）将这些数据生成只有一个单一的设备在JEDEC的高K （ 2S2P ）板与3英寸的中心× 3英寸的铜面积。对
了解对散热性能的铜面积的影响，请参阅
功耗
和
估算结温
本数据手册的部分。
在自然对流的结点至环境热阻是在一个JEDEC标准，高K板上的模拟获得，如
在JESD51-7指定，在JESD51-2a描述的环境。
通过在包装的顶部模拟冷板试验中得到的结到壳体（顶部）的热阻。没有具体JEDEC-
标准测试存在，但密切描述可以在ANSI SEMI标准G30-88被发现。
通过模拟的环境中具有环冷板夹具来控制印刷电路板得到的结到电路板的热阻
温度，如在JESD51-8说明。
结至顶部的特征参数，
ψ
JT
估计装置的结温在实际的系统中，并且被提取
从模拟数据，以获得
θ
JA
使用JESD51-2a描述的方法（第6和7）。
结至电路板的特征参数，
ψ
JB
估计装置的结温在实际的系统中，并且被提取
从模拟数据，以获得
θ
JA
使用JESD51-2a描述的方法（第6和7）。
通过在暴露的（功率）垫模拟冷板试验获得的结到壳体（底部）的热阻。没有具体
JEDEC标准测试存在，但密切描述可以在ANSI SEMI标准G30-88被发现。
版权所有 2002至13年，德州仪器
提交文档反馈
3
