位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第775页 > TMS470R1A288PGEA > TMS470R1A288PGEA PDF资料 > TMS470R1A288PGEA PDF资料1第21页
www.ti.com
TMS470R1A288
16位/ 32位RISC闪存微控制器
SPNS106B - 2005年9月 - 修订2006年8月
直接存储器存取（DMA）
直接存储器存取（ DMA）控制器传输数据并从在A288任意指定的位置
存储器映射（除了如在系统控制寄存器区域限定的存储器位置） 。在DMA
管理多达16个频道，并支持数据传输两个片上和片外存储器和外设。
DMA控制器被连接到CPU和外围总线，从而使这些数据传输到发生
在与CPU活动并行，从而最大限度地提高整个系统的性能。
虽然该DMA控制器具有用于A288设备两种可能的配置中，DMA控制器
配置是32个控制数据包和16个通道。
对于A288 DMA请求硬连接配置，请参阅
表5 。
表5. DMA请求线连接
(1)
模块
EBM
SPI1
SPI1
MibADC/I2C1
MibADC/SCI1
MibADC/SCI1
I2C1
SPI2
SPI2
I2C2/C2SIb
I2C2/C2SIb
I2C3
I2C3
版权所有
SCI2
SCI2
(1)
SCI2最终收
SCI2最终发射
SCI2DMA0
SCI2DMA1
SPI1最终收
SPI1最终发射
ADC EV / I2C1读
ADC G1 / SCI1终端接收
ADC G2 / SCI1最终发射
I2C1写
SPI2最终收
SPI2最终发射
I2C2阅读终端接收/ C2SIb终端接收
I2C3阅读
I2C3写
DMA请求中断源
扩展总线的DMA请求
EBDMAREQ0
SPI1DMA0
SPI1DMA1
MibADCDMA0/I2C1DMA0
MibADCDMA1/SCI1DMA0
MibADCDMA2/SCI1DMA1
I2C1DMA1
SPI2DMA0
SPI2DMA1
I2C2DMA0/C2SIDMA0
I2C3DMA0
I2C3DMA1
DMA通道
DMAREQ[0]
DMAREQ[1]
DMAREQ[2]
DMAREQ[3]
DMAREQ[4]
DMAREQ[5]
DMAREQ[6]
DMAREQ[7]
DMAREQ[8]
DMAREQ[9]
DMAREQ[10]
DMAREQ[11]
DMAREQ[12]
DMAREQ[13]
DMAREQ[14]
DMAREQ[15]
I2C2写入最终发射/ C2SIb端发送I2C2DMA1 / C2SIDMA1
对DMA通道与多个分配请求源时，只有一个列出可在一个DMA请求发生器的源
给定的应用。该装置具有软件控制，以确保有请求的模块之间没有冲突。
每个通道已经连接到它的两个控制数据包，允许DMA连续加载RAM和生成
周期性的中断，使得数据可以由CPU读取。控制数据包允许的中断使能，
和信道来确定中断的优先级。
DMA传输发生在两种模式中的一种：
非请求模式（从内存转移到内存时使用）
请求模式（从内存转移到外围时使用）
对DMA控制器的更加详细的功能信息，请参见
TMS470R1x直接内存访问
（DMA）控制器参考指南
（文献编号SPNU194 ） 。
中断优先级（ IEM到CIM ）
中断请求从A288外围模块始发（即SPI1或SPI2 ; SCI1或SCI2 ; RTI ;等）
通过可编程的寄存器分配给信道的48通道中断扩展模块（ IEM ）式中，
映射，这些通道将被映射到SYS的32通道中央的中断管理器（ CIM）的部
模块。
编程在IEM多个中断源，以相同的CIM通道有效地共享CIM通道
之间的来源。
CIM的请求信道是可屏蔽，使得各信道可以被选择性地禁用。所有中断
请求可以在CIM被编程为任一类型的：
快速中断请求（ FIQ ）
正常的中断请求（ IRQ ）
提交文档反馈
21
