位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第0页 > IS61LPS51236A-200B2LI > IS61LPS51236A-200B2LI PDF资料 > IS61LPS51236A-200B2LI PDF资料2第21页
IS61VPS25672A ， IS61LPS25672A
IS61VPS51236A ， IS61LPS51236A ， IS61VPS102418A ， IS61LPS102418A
IEEE 1149.1串行边界扫描（ JTAG ）
该IS61LPS / VPSxxxxxx产品具有串行边界
在仅PBGA封装扫描测试访问端口（TAP） 。
（该TQFP封装不可用。 ）该端口工作在
根据IEEE标准1149.1-1900 ，但不
包括要求全面1149.1遵守所有功能。
从IEEE规范这些功能被排除
因为它们发生在临界速度路径中加入延迟
的SRAM中。 TAP控制器的操作方式是
不与其他设备的性能相抵触
使用1149.1完全符合水龙头。 TAP在工作时使用
JEDEC标准的2.5V的I / O逻辑电平。
测试访问端口（ TAP ） - 测试时钟
测试时钟仅用于TAP控制器。所有
输入被捕获在TCK和输出的上升沿
从TCK的下降沿被驱动。
测试模式选择（ TMS ）
TMS输入用于发送命令到TAP
控制器和采样，在TCK的上升沿。这
引脚可以保持断开的，如果不使用水龙头。该
引脚被内部上拉，从而产生逻辑高电平。
测试数据输入（ TDI ）
TDI管脚用于以串行输入信息到
寄存器，并且可以连接到任何输入
注册。 TDI和TDO之间的寄存器的选择是通过
指令加载到TAP指令寄存器。
有关指令寄存器加载信息，请参阅
TAP控制器状态图。 TDI在内部上拉
并且可以是，如果在TAP是未使用的一个断开
应用程序。 TDI是连接到最显著位
（ MSB ）上的任何登记。
禁用JTAG特性
该SRAM可以操作，而无需使用JTAG功能。对
禁止TAP控制器，必须将TCK连接低电平（VSS ）来
防止设备的时钟。 TDI和TMS在内部
向上拉，并可能被断开。他们可能交替
连接到V
DD
通过一个上拉电阻。 TDO应
被断开。上电时，该设备将在启动
复位状态，不会与该设备的操作干扰。
TAP控制器框图
0
旁路寄存器
2
TDI
选择电路
1
0
选择电路
TDO
指令寄存器
31 30 29
. . .
2
1
0
识别寄存器
x
. . . . .
边界扫描寄存器*
2
1
0
TCK
TMS
TAP控制器
21
集成的芯片解决方案，公司 - 1-800-379-4774
牧师
02/12/2010
