ICM7170
ICM7170
正电源轨
(+5V)
V
DD
电池
23针
V
TH
R2
2K
V
后
引脚14
V
DD
1.0V
I / O禁用
V
IG
内部地面
V
DD
+
-
CMOS比较器
V
IG
V
SS
引脚13
数字地
图6.简化ICM7170备用电池电路
时间同步
时间同步是通过位D3实现
命令寄存器，它被用来使能或禁止
从柜台100Hz的时钟。逻辑“ 1 ”使计数器
功能和逻辑“ 0”将禁用计数器。要准确
设定的时间，一个逻辑“0” ，应写入D3 ，然后将
需要的时候进入适当的计数器。时钟
在适当的时候通过写一个逻辑“1”到D3的，则启动
命令寄存器。
下降沿，地址和CS的信息被读入到
地址锁存器和缓冲器。 RD和WR都在同一使用
的方式在非复用总线。如果一个非多路复用总线是
使用时， ALE应连接到V
DD
.
测试模式
测试模式是通过设置命令D5进入
注册到一个逻辑“1”。这种连接100Hz的计数器
直接将振荡器的输出。
数据锁存
为了避免歧义，同时处理器从收集数据
该寄存器， ICM7170采用数据锁存器和一个
透明过渡延迟电路。
通过访问秒的100分之柜台内
存储信号产生并从所有计数器的数据是
转移到一个36位的锁存器。将在过渡延迟电路
延迟在读周期100Hz的过渡。数据
由锁存器存储的是然后可用于进一步处理
直至秒计数器的100分之再次被读取。如果RD
信号大于0.01秒更宽， 100Hz的计数将被忽略。
振荡器注意事项
负载设计：新振荡器负载的配置，在显示
图7中，已经发现，可以消除启动问题
有时遇到的32kHz音叉晶体。
V
DD
C1
X1
OSC IN
10
C3
OSC OUT
9
V
DD
ICM7170
23
C2
控制线
该RD ， WR ，和CS信号是低电平有效输入。数据
放置在柜台或寄存器在总线上时， RD是
逻辑“0”。数据传输到柜台或寄存器时，
WR为一个逻辑“0”。 RD和WR必须附有一个
逻辑“0”的CS ，如图2和3中ICM7170
也将有令人满意的CS接地。在这种模式下，
访问ICM7170由RD和WR仅控制。
与ALE （地址锁存使能）输入时， ICM7170
可以直接连接到使用一个微处理器
复用地址/数据总线连接的地址
线A0 - A4到数据线D0 - D4 。为了解决这个芯片，
地址放到总线上，并ALE选通。对
9
图7.新振荡器配置
两个条件必须满足最振荡器的性能：
容性负载必须匹配两个逆变器和
晶体，以提供振荡的理想条件，并且
振荡器的谐振频率必须是可调节的，以
所需的频率。在最初的设计（图8） ，
这两个目标往往是不符合对方;或
该振荡器是由失谐负载修剪至频率
电路，或稳定性的绝对代价增加
频率精度。
规格编号ICM7170_IM （ IL ） REV -
第10页14
