AC电气特性
注：条件
下列条件必须在为了操作MPC8272满足
系列器件具有133 MHz的总线：单一的PowerQUICC II总线模式必须
可以使用（没有外部的主人， BCR [ EBM ] = 0 ） ;数据总线必须在管道
模式（ BRX [ DR ] = 1） ;内部仲裁器和存储器控制器必须被使用。
对于预期高于40 pF的负载，则建议数据和地址
总线被配置为低（25
Ω)
阻抗（ SIUMCR [ HLBE0 ] = 1 ，
SIUMCR [ HLBE1 ] = 1） 。
表11. AC特性SIU输入
1
规格编号
特征
格局
HOLD
66
兆赫
6
5
不适用
5
格局
83
兆赫
5
4
4
4
100
兆赫
3.5
3.5
2.5
3.5
133
兆赫
不适用
不适用
1.5
不适用
66
兆赫
0.5
0.5
不适用
0.5
值（纳秒）
HOLD
83
兆赫
0.5
0.5
0.5
0.5
100
兆赫
0.5
0.5
0.5
0.5
133
兆赫
不适用
不适用
0.5
不适用
sp11
sp12
sp13
sp15
1
SP10 AACK / TA / TS / DBG / BG / BR / ARTRY / TEA
在正常模式下SP10数据总线
SP10数据总线的管道模式（无ECC和
奇偶校验）
SP10所有其他引脚
输入的规格从50％电平的信号，以50％的水平CLKIN的上升沿的测量。时序
在引脚测得。
下表列出了萧输出特性。
表12. AC特性SIU输出
1
规格编号
特征
最大
民
66
兆赫
PSDVAL / TEA / TA
ADD / ADD_atr / BADDR / CI / GBL / WT
数据总线
3
内存控制器的信号/ ALE
所有其他信号
7
8
6.5
6
6
最大延迟
83
兆赫
6
6.5
6.5
5.5
5.5
100
兆赫
5.5
5.5
5.5
5.5
5.5
133
兆赫
不适用
4.5
2
4.5
4.5
不适用
66
兆赫
1
1
0.8
1
1
值（纳秒）
最小延迟
83
兆赫
1
1
0.8
1
1
100
兆赫
1
1
0.8
1
1
133
兆赫
不适用
1
2
1
1
不适用
sp31
sp32
sp33
sp34
sp35
1
sp30
sp30
sp30
sp30
sp30
输出规格是从50％的水平CLKIN的上升沿至50％的水平的信号的测量。时序
在引脚测得。
2
值是只添加;其他SP32 / SP30的信号是不适用的。
3
为了达到1纳秒的时间保持在66.67 / 83.33 / 100 MHZ ， 20 pF的最小负载要求。
MPC8280的PowerQUICC II系列硬件规格，第2版
飞思卡尔半导体公司
21
