位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第608页 > TMS320C6678AXCYPA > TMS320C6678AXCYPA PDF资料 > TMS320C6678AXCYPA PDF资料1第234页
TMS320C6678
多核固定和浮点数字信号处理器
SPRS691D ， 2013年4月
在I2C主控模式配置表更新I2C数据速率配置说明（第32页）
添加PLLSELECT位PASSPLLCTL1注册（页155 ）
更新PASS PLL框图，以反映PASSPLLCTL1选择的多路[ 13 ] （页154 ）
新增的SPI设备特定支持的详细信息（页209 ）
纠正只粘位的PCIe孕产妇死亡率将软复位后保留（第135页）
版本C
补充说明，指出这两个SGMII端口可用于启动（第31页）
最新的DDR3 MMR描述和删除无关的PCIe MMR描述的软复位。 （第135页）
的DDR3 EMIF配置纠正物理36位地址/数据（第27页）
加入TeraNet连接数字和桥加数字的连接表。 （第99页）
SECCTL寄存器鸿沟的最大值的2限制输出分频（页143 ）
更新DEVSPEED寄存器为硅rev1.0和2.0 （页96 ）
从图4b定时说明去除RESETFULLz参数（页123 ）
增加了支持的数据速率超链接（页212 ）
改变了芯片级中断控制器的名字从INTC到CIC （页162 ）
改变贸易政策协调委员会，以EDMA3CC和TPTC到EDMA3TC （页156 ）
新增PLLRST位DDR3PLLCTL1寄存器（页152 ）
新增PLLRST位PASSPLLCTL1寄存器（页155 ）
删除INTC0寄存器映射地址偏移量为0x4和0x8中，这是保留（第181页）
纠正了SGMII SerDes的时钟传递时钟PASS PLL配置说明（第41页）
从SRIOSGMIICLK纠正PASS PLL时钟PASSCLK的引导设备值表以太网。 （第29页）
纠正了SPI和DDR3 /超链接配置结束处理（第27页）
添加了DDR3锁相环初始化顺序（第153页）
增加了主PLL和PLL控制器初始化顺序（第149页）
加入PASS PLL初始化顺序（页155 ）
添加超链接中断事件段（页212 ）
添加事件＃ 144-159 ，以INTC2事件输入表（页176 ）
加入DEVSPEED寄存器部分。 （页96 ）
增加了更多的描述，引导顺序节（第27页）
纠正一个错字，改DDRCLKN到DDRCLKP （第153页）
版本B
除去部分7.1参数信息（第120页）
从主PLL MUX纠正PASS PLL时钟源的描述CORECLK时钟参考源（页154 ）
纠正MACID2地址从0x02600114到0x02620114 （页223 ）
新增EMIF16电气数据/时序部分（页220 ）
新增TSIP电气数据/时序部分（页218 ）
更新SPI时序部分（页209 ）
改变数据速率3保留从12.5GBs以超链接配置字段的表（第34页）
校正的设备ID字段是位5到3以太网配置现场图和表（第31页）
纠正不启动/ EMIF16配置字段图和表的字段位（第30页）
修订版A
补充说明，以RSISO注册这两个SRIOISO和SRISO将被引导ROM代码在启动时设置（第147页）
修改后的PCIe外设引入功能部分（第13页）
从复位隔离取出AIF2ISO注册（第147页）
加入芯片分压器信息（ = 3） PA的PLL启动配置设置一节（第41页）
对于MSI"改变"no支持设备状态寄存器位Descrip-到"support遗留INTx"为PCIe在传统的EP模式说明
系统蒸发散表（第79页）
对于MSI"改变"no支持"support遗留INTx"在设备配置引脚表的PCIe遗留终点描述
（第74页）
加入"The包加速器加上网络coprocessor"在分组加速器部分（页222 ）
添加的网络协处理器文档的链接（第73页）
www.ti.com
234
修订历史
版权所有2013德州仪器
