位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第243页 > LPC1830FBD144 > LPC1830FBD144 PDF资料 > LPC1830FBD144 PDF资料2第12页
恩智浦半导体
LPC1850/30/20/10
32位ARM Cortex -M3微控制器
表3中。
引脚说明
- 续
LCD，以太网， USB0和USB1功能并非适用于所有地区。看
表2中。
复位状态
TFBGA180
TFBGA100
LBGA256
符号
描述
TYPE
GPIO1 [5] -
通用数字输入/输出引脚。
U1_DCD -
数据载波检测输入UART1 。
R —
功能保留。
EMC_D5 -
外部存储器数据线5 。
T0_CAP1 -
捕捉定时器0输入1 。
R —
功能保留。
R —
功能保留。
SD_DAT3 -
SD / MMC卡的数据总线3 。
GPIO1 [6] -
通用数字输入/输出引脚。
U1_TXD -
发射机输出UART1 。
R —
功能保留。
EMC_D6 -
外部存储器数据线6 。
T0_CAP0 -
捕捉定时器0的输入0 。
R —
功能保留。
R —
功能保留。
SD_CD -
SD / MMC卡检测输入。
GPIO1 [7] -
通用数字输入/输出引脚。
U1_RXD -
接收器输入UART1 。
R —
功能保留。
EMC_D7 -
外部存储器数据线7 。
T0_MAT2 -
匹配定时器0的输出2 。
R —
功能保留。
R —
功能保留。
R —
功能保留。
GPIO0 [2] -
通用数字输入/输出引脚。
U2_TXD -
发射机输出USART2 。
R —
功能保留。
ENET_RXD0 -
以太网接收数据0 （ RMII / MII
接口）。
T0_MAT1 -
匹配定时器0的输出1 。
R —
功能保留。
R —
功能保留。
R —
功能保留。
I
-
I / O
I
-
-
I / O
P1_13
R10
L8
H8
83
60
[2]
LQFP208
LQFP144
P1_12
R9
P7
K7
78
56
[2]
N; PU I / O
N; PU I / O
O
-
I / O
I
-
-
I
P1_14
R11
K7
J8
85
61
[2]
N; PU I / O
I
-
I / O
O
-
-
-
P1_15
T12
P11
K8
87
62
[2]
N; PU I / O
O
-
I
O
-
-
-
LPC1850_30_20_10
本文档中提供的所有信息受法律免责声明。
[1]
NXP B.V. 2013年保留所有权利。
产品数据表
修订版6.1 - 2013年2月7日
12 149
