位置：首页 > IC型号导航 > 首字符N型号页 > 首字符N的型号第0页 > N25Q032A13EF840x > N25Q032A13EF840x PDF资料 > N25Q032A13EF840x PDF资料1第16页
32MB， 3V ，多个I / O串行闪存
串行外设接口模式
串行外设接口模式
该装置可被驱动通过一个微控制器，而它的串行外围接口是在
这两种模式的任一处所示。在两个模式之间的区别是在时钟
极性时，总线主机处于待机模式，而不是传输数据。输入数据是
锁存在在时钟的上升沿，并且输出数据是可从下落
在时钟的边缘。
表7 ： SPI模式
注1适用于整个表
SPI模式
CPOL = 0 ， CPHA = 0
CPOL = 1 ， CPHA = 1
注意：
时钟极性
保持在0 （ CPOL = 0 ， CPHA = 0 ）
保持在1 （ CPOL = 1 ， CPHA = 1 ）
1.上市SPI模式的扩展，双通道和四通道SPI协议的支持。
下面显示的是一个SIM-的扩展SPI协议的三个存储设备的一个例子
PLE连接到MCU的SPI总线。因为只有一个设备被选中的时间，
一个设备驱动DQ1 ，而其他装置是高阻。
电阻器确保如果总线主机离开S ＃ HIGH -Z的设备没有被选中。公交车
主机可能进入的状态下，所有的输入/输出为HIGH -Z的同时，如
当总线主机被复位。因此，串行时钟必须被连接到一个外部
纳尔下拉电阻，以便那个S ＃被拉高，而串行时钟被拉低。
这确保了使得S ＃和串行时钟不高同时与该
t
SHCH
得到满足。 100kΩ的典型电阻值，假设该时间常数R×的Cp （的Cp =
总线线路的寄生电容），比时间的总线主控器留下较短的
SPI总线HIGH -Z 。
例如：
的Cp = 50pF的，即R×的Cp = 5μs的。该应用程序必须确保总线mas-
器决不会脱离其SPI总线高阻的时间段超过5μs的短。 W＃按住＃
应该是驱动为高电平或低电平，以适当的。
PDF ： 09005aef84566622
n25q_32mb_3v_65nm.pdf - 启示录摹9/12 EN
16
美光科技公司保留更改产品或规格，恕不另行通知。
2011美光科技公司保留所有权利。
