STM32F101xC ， STM32F101xD ， STM32F101xE
图2中。
时钟树
FLITFCLK
闪存编程接口
FSMCCLK
描述
8兆赫
HSI RC
恒指
/2
外设时钟
启用
36 MHz的最大
时钟
使（7位）
到FSMC
HCLK
以AHB总线，核心，
内存和DMA
以皮质系统定时器
FCLK皮质
自由运行的时钟
PCLK1
以APB1
外设
外设时钟
使能（ 18位）
PLLSRC
PLLMUL
..., x16
x2, x3, x4
PLL
恒指
PLLCLK
HSE
SW
系统时钟
/8
36兆赫
/1, 2..512
最大
AHB
预分频器
APB1
预分频器
/1, 2, 4, 8, 16
36 MHz的最大
CSS
TIM2,3,4,5,6,7
如果（ APB1分频器= 1） ×1
否则X2
以TIM2,3,4,5,6和7
TIMxCLK
外设时钟
启用（6比特）
PLLXTPRE
OSC_OUT
OSC_IN
4-16兆赫
HSE OSC
/2
APB2
预分频器
/1, 2, 4, 8, 16
36 MHz的最大
外设时钟
使能（ 11位）
PCLK2
外设APB2
/128
OSC32_IN
OSC32_OUT
LSE OSC
32.768千赫
LSE
以RTC
ADC
预分频器
/2, 4, 6, 8
RTCCLK
到了ADC
ADCCLK
RTCSEL [1 ：0]的
LSI RC
40千赫
LSI
以独立看门狗（ IWDG ）
IWDGCLK
主
时钟输出
/2
PLLCLK
恒指
HSE
系统时钟
图例：
HSE =高速外部时钟信号
恒指=高速内部时钟信号
LSI =低速内部时钟信号
LSE =低速外部时钟信号
ai15100
MCO
MCO
1.当HSI被用作PLL的时钟输入，可实现的最大系统时钟频率是
36兆赫。
2.有1微秒的ADC转换时间， APB2必须在14 MHz或28 MHz的。
文档ID 14610牧师8
13/112
