位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第376页 > SCAN926260TUFX > SCAN926260TUFX PDF资料 > SCAN926260TUFX PDF资料3第9页
SCAN926260
初始化
（续）
同步
每当六解串器的一个失锁，它会
自动尝试重新同步。例如，如果该雇
层状时钟边沿检测不到连续两次，
PLL失锁和锁N自动引脚驱动为高电平。该
系统必须监控曝光锁N脚，以确定当数据
是有效的。
用户具有允许解串器重新的选择
同步到所述数据流或由AS-强制同步
serting串行SYNC1和SYNC2引脚为高电平。这
计划是留给用户的自由裁量权。其中一个建议是
提供使用该锁N自动销本身的反馈回路
控制串行的同步请求（ SYNC1或
SYNC2 ） 。提供本地或远程双SYNC引脚
控制..
第1步：将电源解串器后，输出
保持高的片上上电复位（ POR ）税务局局长
cuitry禁用内部电路。当V
cc
达到V
cc
OK
（ 2.1V ） ，在每一个解串器的PLL开始锁定到
本地时钟（ REFCLK ） 。本地板载振荡器或其他
源，它提供了指定的时钟输入到REFCLK
引脚。
步骤2：解串器， PLL必须同步到Seri-
串行化器来完成初始化。指的是串行
在初始化状态数据手册正确操作。
解串器识别一个同步的时钟上升沿
nization图案或伪随机数据和80后的时钟
周期将同步从Serial-数据流
izer 。在点解串器的PLL锁定到
嵌入式时钟，该曝光锁N引脚变为低电平，有效的数据
出现在输出端。
断电
在掉电状态是低功耗的睡眠模式，该
解串器通常是在等待初始化占用
或者，以降低功耗，当没有数据被传输。
而在掉电模式下，PLL停止， RCLK和
ROUTn [0： 9]是高，这降低了电源电流
每个信道由大约80毫安。每个通道都有一个
断电（ PWRDWNn ）引脚，使各自的信
NEL进入睡眠模式时为低电平。此外，该
SCAN926260具有硕士断电（ MS_PWRDWN ）
引脚，覆盖每一个断电管脚和看跌期权
当置为低电平整个设备进入睡眠模式（这
同等条件下可通过发出六个indi-复制
维杜阿尔掉电引脚为低电平）。在掉电引脚间
应受拉低其默认设备进入睡眠模式。
主动操作要求主张对MS_PWRDWN高
和所选择的信道的PWRDWNn销。
在退出掉电时，解串器进入初始
化状态。该系统必须然后让时间来初始化
才可以开始数据传送。
数据传输
初始化之后，将串行数据传送到Dese-
rializer 。该串行数据流中包括一个起始和停止位
通过序列化，哪些帧的10位数据追加。
起始位始终为高电平，停止位始终为低电平。
起始位和停止位也可以作为时钟位嵌入式
在串行数据流。
该串行发送的数据和时钟位（ 10 + 2位）
12倍TCLK频率。例如，如果TCLK为40
兆赫，串口速率为40 ×12 = 480 Mbps的。由于只有10
比特是从输入数据，串行“有效载荷”率为10倍
在TCLK频率。例如，如果TCLK = 40 MHz，则
有效载荷数据是40 ×10 = 400 Mbps的。 TCLK被提供的
数据源，并且必须在16MHz的到的范围
66MHz.
当六个解串器通道中的一个同步到
从串行输入，它驱动了曝光锁N脚低，
同步在其输出端提供了有效的数据。该Deseri-
串行化器锁到嵌入式时钟，将其用于生成
多个内部数据选通，并且驱动嵌入
时钟的RCLKn销。该RCLKn引脚是同步的
在ROUTn的数据[0： 9 ]引脚。而曝光锁N低时，数据
上ROUTn [0： 9]是有效的。否则， ROUTn [0： 9]和RCLKn
高。
所有ROUT ，锁定和RCLK信号，将推动最低
3 CMOS门电路的输入（ 15pF的负载）有66 MHz的时钟。
这一数额驱动器允许两个Deseri-布辛输出
alizers和目的地的ASIC 。 REN控制TRI- STATE
所有输出。
解串器的输入引脚Pow-在高阻抗
erdown （ PWRDNn或MS_PWRDN低点）和断电（V
cc
=
0V).
三州
当系统驱动REN引脚为低电平时，解串器
进入三态。这三州的接收器输出
销（ ROUTn [0： 9]）和RCLK [0： 4] 。当该系统的驱动器
任高时，解串器将返回到以前的状态为
只要所有其他控制引脚保持为静态（ PWRDWNn ，
MS_PWRDWN ） 。所述锁N自动销不受REN和
继续活跃，信号锁定状态。这使得
该系统以确保通道被使能之前，锁定
的数据输出。
9
www.national.com
