位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第841页 > MSP430F5304IRGZR > MSP430F5304IRGZR PDF资料 > MSP430F5304IRGZR PDF资料2第18页
MSP430F530x ， MSP430F5310
SLAS677C - 2010年9月 - 修订2012年9月
www.ti.com
FL灰内存
（链接到用户指南）
Flash存储器可以通过JTAG端口，间谍双线（ SBW ） ，在BSL通过编程，或者在系统
中央处理器。 CPU可以进行单字节，单字，和长字写入到闪存中。的特点
快闪记忆体包括：
闪存具有n个主内存段和信息存储的四个段（A至D）
128字节每个。主内存中每一段的大小为512字节。
0至n段可以在一个步骤中被擦除，或者每个段可单独擦除。
A至D段可以单独擦除，或作为一个团体同段0到n 。 A至D段也
叫
信息存储。
A段可以单独锁定。
RAM内存
（链接到用户指南）
RAM存储器是由n个扇区中。每个扇区可以被完全关断，以节省泄漏，
但是，所有的数据将丢失。 RAM存储器的特性包括：
内存有n个部门。一个扇区的大小可以在存储器构成部分。
每个扇区0到n可以完全禁用，但保留数据丢失。
每个扇区0到n自动进入低功耗保持在模式成为可能。
外设
外围设备连接到通过数据，地址和控制总线和CPU ，并且可以使用所有被处理
指令。有关完整的模块说明，请参阅
MSP430x5xx和MSP430x6xx系列用户指南
(SLAU208).
数字I / O
（链接到用户指南）
有多达实施6个8位I / O端口：对于64引脚选项， P1 ， P2 ， P4和P6齐全， P5是
降低到6位的I / O ，和P3被减少到5位的I / O 。对于48针的选择， P6被减少到4位的I / O ，P 2减小
到1位的I / O ，和P3被完全除去。港口PJ包含四个独立的I / O端口，适用于所有设备。
所有单独的I / O位均可独立编程。
输入，输出的任何组合，和中断的条件是可能的。
上拉或下拉的所有端口是可编程的。
所有端口上的驱动力量是可编程的。
边缘可选中断和LPM4.5唤醒输入能力可用于端口P1和P2的所有位中。
读/写访问端口控制寄存器的所有指令的支持。
端口可以访问字节为单位（ P1至P6 ）或字为单位的（通过PC PA）成对。
端口映射器
（链接到用户指南）
端口映射控制器允许的数字功能的灵活和可重构映射到端口P4 。
表9.端口映射，助记符和功能
价值
0
1
2
3
4
5
6
7
18
PxMAPy助记符
PM_NONE
PM_CBOUT0
PM_TB0CLK
PM_ADC10CLK
PM_DMAE0
PM_SVMOUT
PM_TB0OUTH
PM_TB0CCR0A
PM_TB0CCR1A
PM_TB0CCR2A
PM_TB0CCR3A
输入引脚功能
无
-
TB0时钟输入
-
DMAE0输入
-
TB0高阻抗输入TB0OUTH
TB0 CCR0捕获输入CCI0A
TB0 CCR1捕获输入CCI1A
TB0 CCR2捕获输入CCI2A
TB0 CCR3捕捉输入CCI3A
TB0 CCR0比较输出横向连线Out0
TB0 CCR1比较输出输出1
TB0 CCR2比较输出输出2
TB0 CCR3比较输出OUT3
SVM输出
ADC10CLK
输出引脚功能
DVSS
Comparator_B输出
提交文档反馈
版权所有2010-2012 ，德州仪器
