位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第473页 > SN74LV374ATNSG4 > SN74LV374ATNSG4 PDF资料 > SN74LV374ATNSG4 PDF资料2第1页
SN74LV374AT
www.ti.com
SCES632 - 2010年6月
八路边沿触发D型触发器具有三态输出
检查样品：
SN74LV374AT
1
特点
输入是TTL电压兼容
4.5 V至5.5 V V
CC
手术
典型的牛逼
pd
4.9纳秒的5 V
典型的V
OLP
（输出地弹跳） <0.8 V
在V
CC
= 5 V ，T
A
= 25°C
典型的V
OHV
（输出V
OH
冲） >2.3 V
在V
CC
= 5 V ，T
A
= 25°C
支持混合模式电压操作上的所有
端口
DB ， DW ， NS ，或PW包装
（ TOP VIEW ）
I
关闭
支持部分掉电模式
手术
闭锁性能超过250毫安每
JESD 17
ESD保护超过JESD 22
- 2000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
RGY包装
（ TOP VIEW ）
OE
1Q
1D
2D
2Q
3Q
3D
4D
4Q
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
CC
8Q
8D
7D
7Q
6Q
6D
5D
5Q
CLK
1
20
19
8Q
18
8D
17
7D
16
7Q
15
6Q
14
6D
13
5D
12
5Q
1Q
1D
2D
2Q
3Q
3D
4D
4Q
2
3
4
5
6
7
8
9
10
11
GND
描述
该SN74LV374AT是一个八进制边沿触发的D型触发器。该器件具有三态输出设计
具体地，用于驱动高电容性的或相对低阻抗负载。该装置特别适用于
实施缓冲寄存器， I / O端口，双向总线驱动器和工作寄存器。
上的时钟（CLK）输入的正跳变时，Q输出被设置为逻辑电平设置在所述数据（D）的
输入。
具有缓冲的输出使能（OE）输入可用于放置在任何一个正常的逻辑状态的八个输出（高或
低逻辑电平）或者高阻抗状态。在高阻抗状态下，输出没有负载也不驱动总线
线显著。高阻抗状态，增加驱动器提供驱动公交线路的能力
而不需要接口或拉组件。
OE不影响锁存器的内部操作。旧的数据可以被保留或新的数据可以同时被输入
的输出处于高阻抗状态。
为了确保上电或断电高阻抗状态， OE应当连接到V
CC
通过上拉
电阻器;该电阻的最小值由驾驶员的电流吸收能力来确定。
这个装置是用我的部分掉电应用完全指定
关闭
。在我
关闭
电路禁止输出，
防止有害的电流回流通过该装置，当它被断电。
1
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
2010 ，德州仪器
CLK
V
CC
OE
