位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第863页 > LM3S5762-IQR50-A0T > LM3S5762-IQR50-A0T PDF资料 > LM3S5762-IQR50-A0T PDF资料1第51页
的Stellaris LM3S5762微控制器
引导加载程序包含在Stellaris外设驱动程序库中可以作为一个应用程序加载器和
支持现场固件更新。
1.4.7
1.4.7.1
附加功能
JTAG TAP控制器（见158页）
联合测试行动组（JTAG ）是一项IEEE标准，它定义了一个测试访问端口和
边界扫描架构的数字集成电路，并提供了一个标准的串行接口
用于控制相关的测试逻辑。 TAP，指令寄存器（IR ）和数据寄存器（ DR ）
可以用来测试组合印刷电路板的互连和获取制造
上的组件的信息。 JTAG端口还提供了访问和控制的一种手段
设计用于测试功能，如I / O管脚的观察和控制，扫描测试以及调试。
JTAG端口是由标准的四个引脚：
TCK ， TMS ， TDI ，
和
TDO 。
数据传输
连续插入控制器
TDI
和移出控制器上
TDO 。
此数据的解释是
取决于TAP控制器的当前状态。有关操作的详细信息
JTAG端口和TAP控制器，请参考
IEEE标准1149.1-测试访问端口和
边界扫描结构。
该Stellaris JTAG控制器是与植入Cortex-M3内核的ARM JTAG控制器。
这是通过复用所实现的
TDO
这两个JTAG控制器的输出。 ARM JTAG
指令选择ARM
TDO
输出，而Stellaris JTAG指令选择Stellaris
TDO
输出。多路复用器由Stellaris JTAG控制器控制，它全面控制
程序为ARM Stellaris以及未执行的JTAG指令。
1.4.7.2
系统控制和时钟（见第170页）
系统控制决定了设备的整体操作。它提供有关信息
设备，控制器件和各个外设的时钟，并处理复位的检测
和报告。
1.4.7.3
休眠模块（见238页）
休眠模块提供了一种逻辑开关电源的主处理器和外设，
和唤醒外部或基于时间的事件。休眠模块包括上电顺序
逻辑，一对匹配寄存器，低电池电压检测电路，实时时钟和中断
信号发送给处理器。它也包括非易失性存储器64的32位字，可用于
在休眠过程中保存状态。
1.4.8
硬件细节
上管脚和封装的细节可以在下面的章节中找到：
■ “管脚图”在762页
■ “信号表”在763页
■ “工作特性”在774页
■ “电气特性” 775页
■ “封装信息”在837页
2011年11月17日
德州仪器（TI）生产数据
51
