位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第863页 > LM3S5762-IQR50-A0T > LM3S5762-IQR50-A0T PDF资料 > LM3S5762-IQR50-A0T PDF资料1第38页
结构概述
■ ARM PrimeCell 32通道可配置μDMA控制器
■支持多种传输模式
基本的，简单的传输需求
乒乓球，从外围连续的数据流/
分散 - 集中，从任意转移，从单一的请求，发起了一个可编程的任务列表
■为支持的外围设备专用通道
■一个通道分别用于接收和发送通道为双向外设
■专用通道软件启动传输
■独立配置和经营渠道
■每通道可配置的总线仲裁机制
■两个级别的优先级
- 优化设计，改进了μDMA控制器和改善之间的总线访问性能
处理器内核
μDMA控制器访问是从属于核心接入
内存条带化
外设总线分段
■支持8位，16位和32位大小
■源地址及目的地址增量的字节，半字，字，或没有增量的大小
■可屏蔽设备请求
■任一通道可选软件发起的请求
■中断传输完成，每个通道都有独立的中断
■个GPIO
■ 0-33个GPIO ，取决于配置
■ 5 V容限输入配置
- 两个手段端口访问：无论是先进的高性能总线（ AHB ）提供更好的
背到后端访问性能，还是传统的高级外设总线（ APB ）的
与现有的代码向后兼容
- 快速切换能力的变化的每一个时钟周期上的AHB端口，每两个时钟周期
对APB端口
■对GPIO的中断可编程控制
屏蔽中断发生
38
德州仪器（TI）生产数据
2011年11月17日
