位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第483页 > ISPLSI5128VE > ISPLSI5128VE PDF资料 > ISPLSI5128VE PDF资料1第7页
特定网络阳离子
可编程逻辑器件5128VE
全局时钟分配
在系统可编程逻辑器件5000VE家庭有四个专用的时钟输入
销： CLK0 - CLK3 。 CLK0输入被用作专用
主时钟，可以具有最低的内部时钟歪斜与
没有时钟反转保持最快的内部时钟
图5.系统可编程逻辑器件5000VE全局时钟结构
CLK 0
（专用引脚）
CLK 1
（专用引脚）
CLK0
速度。时钟反转可在剩余
CLK1 - CLK3信号。通过与我分享引脚/ O
销，CLK2和CLK3不仅可以被反转，但
也可通过GRP逻辑实现
信号路由。图5示出了这些不同的时钟
分发选项。
CLK1
IO / CLK 2
（共用针）
到/从GRP
CLK2
CLK3
IO / CLK 3
（共用针）
RESET
（专用引脚）
到/从GRP
全局复位
IO0/TOE
（共用针）
到/从GRP
TOE
7
