位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第2620页 > MPC8343ZQAGDB > MPC8343ZQAGDB PDF资料 > MPC8343ZQAGDB PDF资料1第19页
DDR和DDR2 SDRAM
表20. DDR和DDR2 SDRAM输出AC时序规范（续）
在与GV推荐工作条件
DD
（1.8或2.5伏） ±5％。
参数
MDQS序言开始
MDQS尾声结束
符号
1
t
DDKHMP
t
DDKHME
民
–0.5
×
t
MCK
– 0.6
–0.6
最大
–0.5
×
t
MCK
+ 0.6
0.6
单位
ns
ns
笔记
6
6
注意事项：
1.定时规范的符号跟着T的模式
（功能块的头两个字母）（信号）（状态）（参照）（状态）的
用于输入
和T
（功能块的头两个字母）（参考）（状态）（信号）（状态）的
用于输出。输出保持时间可以理解为从DDR定时（ DD）的
参考时钟（ KH或KL） ，直到输出的上升沿或下降沿变为无效（AX或DX ） 。例如，叔
DDKHAS
象征的DDR定时（DD ），用于在时间t
MCK
内存时钟基准（K ）变为由高（H ）状态，直到输出（ A）是
设置（S）或输出有效时间。此外，T
DDKLDX
象征的DDR定时（DD ），用于在时间t
MCK
内存时钟基准（ K）云
低（L ），直到数据输出端（D）是无效的（X）或数据输出的保持时间。
2.所有MCK / MCK的参考测量值被从两个信号的交叉制成± 0.1V。
3. ADDR / CMD包括除MCK / MCK ， MCS和MDQ / MECC / MDM / MDQS所有DDR SDRAM输出信号。对于
ADDR / CMD建立和保持规范，它假定该时钟控制寄存器被设定通过调整存储器的时钟
1/2应用的周期。
4. t
DDKHMH
以下附注1所述，例如，T符号约定
DDKHMH
从描述的DDR定时（ DD）的
上升MCK （ N）时钟（ KH ）的边缘，直到MDQS信号有效（ MH ） 。吨
DDKHMH
可通过控制被修改
DQSS覆盖位在TIMING_CFG_2寄存器，并且通常设置为相同的延迟作为CLK_CNTL时钟调整
注册。表中所列的定时参数假设这两个参数都设置为相同的调整值。
见
MPC8349EA的PowerQUICC II Pro整合型主机处理器系列参考手册
用于定时的修改
通过使用这些位的功能。
5.一个数据选通（ MDQS ）和数据的任何对应的位（ MDQ ） ， ECC之间法测定的最大可能歪斜
（ MECC ） ，或数据屏蔽（MDM） 。数据选通信应的数据眼内的微处理器的管脚为中心。
6.所有的输出都参考MCK （n）的在微处理器的管脚的上升沿。需要注意的是吨
DDKHMP
跟随
符号约定附注1所述。
图5
显示了DDR SDRAM输出时序为MCK到MDQS倾斜测量（T
DDKHMH
).
MCK [N ]
MCK [N ]
t
MCK
t
DDKHMHmax ） = 0.6纳秒
MDQS
t
DDKHMH （分钟） = -0.6纳秒
MDQS
图5.时序图在t
DDKHMH
MPC8343EA的PowerQUICC II Pro整合型主机处理器的硬件规格，版本10
飞思卡尔半导体公司
19
