16 bit 模数½换器
TM7715
/GAIN ，则系统校准可设½的偏移范围从-0.05 ×V
REF
/ GAIN至0.05 ×V
REF
/ GAIN 。同样地，如果
器件用于双极性模式，而要求除去±0.2 ×V
REF
/GAIN 的偏移，则系统校准可将输入范围设½为±0.85
×V
REF
/ GAIN 。
三十、上电和校准
上电时，TM7715 内部进行复½，即将内部寄存器设½为一已知状态。上电或复½后，所有寄存器
½回到默认值状态，默认值包含校准寄存器的额定校准系数。为确保 TM7715 的正确校准，上电后应
进行例行校准。
TM7715 的功耗和温度漂移½很½，在进行初始校准前，无须预热。½是如果采用外部基准, 在
校准开始之前，外部基准必须稳定下来。类似地，如果TM7715的时钟信号是由两个MCLK引脚间的
晶½或陶瓷谐振器产生的，那么振荡器应在校准开始之前启。见图 8。
三十一、时钟和振荡器电路
TM7715要求外部主时钟输入，这个主时钟输入可以是MCLK OUT脚不连接时，加在MCLK IN引
脚上的一个外部CMOS兼容时钟信号，或者，如图14所示，在MCLK IN和MCLK OUT两个引脚之
间连接一个频率合适的晶½或陶瓷谐振器。在此情况下，时钟电路½为振荡器工½，为 TM7715 提供
主时钟信号。主时钟频率 f
CLKIN
直接½响输入采样频率、调制器采样频率、-3dB 频率、输出更新率和校
准时间。若主时钟频率降½一半，输入采样频率、调制器采样频率、-3dB 频率、输出更新率½将½一
半，而校准时间将增加一倍。此外，电源电流也与 f
CLKIN
有关，主时钟频率降½一半，数字部分的电源
电流将减小一半，½不会½响通过模拟电路的电流。
在 MCLK IN 和 MCLK OUT 两个引脚之间配½一个晶½或陶瓷谐振器比采用在 MCLK IN 引脚处引
入驱动时钟信号的工½电流大。
这是因为片内振荡电路在½用晶½或陶瓷谐振器的情况下更活跃。
因此，
在 MCLK IN 引脚处½加一个外部时钟，而将 MCLK OUT 引脚空出不加负½½时，可½ TM7715 达到最
小可½的电流值。
振荡器所消耗的额外电流的大小取决于很多因素，
连接MCLK IN和MCLK OUT两个引脚间的电容
器（C1 和 C2）的电容越大，消耗电流越大。注意不½超过晶½或陶瓷谐振器厂商推荐的电容值，这
些值一般在 30pF 至 50pF 范围内。另一个½响因素是晶½的 ESR 值，一般，ESR 值越½，消耗电流越
小。
主时钟频率为 2.4576MHz,电源电压为 3V 时，采用晶½或陶瓷谐振器½为振荡电路比采用外部时
钟所需电流大50μ A;主时钟频率不变，电源电压为5V时，前者所需典型电流值增加250μ A.在此
泰坦微电子
V1.1
26
www.titanmec.com
