HYS72D[32/64/128]3[00/20]GBR
录得双数据速率SDRAM模块
SPD内容
表14
SPD代码HYS72D128320GBR - 6 -B ， HYS72D64300GBR- [ 6/7 ] -B ， HYS72D64320GBR - 6 -B
和HYS72D32300GBR -6-乙
HYS72D128320GBR–6–B
HYS72D64300GBR–6–B
HYS72D64300GBR–7–B
HYS72D64320GBR–6–B
HYS72D32300GBR–6–B
256 MB
×72
1级
PC2700R–
25330
修订版0.0
（十六进制）
0D
0A
01
48
00
04
60
70
02
82
08
08
01
0E
04
修订版1.1 ， 2004-04
10102003-01E2-HPA8
产品类型&组织
1千兆字节
×72
2点
PC2700R–
25330
修订版0.0
（十六进制）
0D
0B
512 MB
×72
1级
PC2700R–
25330
修订版0.0
（十六进制）
0D
0B
512 MB
×72
1级
PC2100R–
20330
修订版0.0
（十六进制）
0D
0B
512 MB
×72
2点
PC2700R–
25330
修订版0.0
（十六进制）
0D
0A
标签代码
JEDEC SPD
调整
BYTE ＃
3
4
描述
行的数
地址
数
COLUMN
地址
DIMM数
秩
5
6
7
8
9
10
02
01
48
00
04
60
70
01
48
00
04
70
75
02
48
00
04
60
70
数据宽度（ LSB ） 48
数据宽度（ MSB ） 00
接口电压
水平
TCK @ CLmax
（ 18字节） [ NS ]
TAC SDRAM @
CLmax （ 18字节）
[ NS ]
纠错
支持
刷新率
初级SDRAM
宽度
错误检查
SDRAM宽度
TCCD [次]
突发长度
支持
04
60
70
11
12
13
14
15
16
17
02
82
04
04
01
0E
02
82
04
04
01
0E
04
02
82
04
04
01
0E
04
02
82
08
08
01
0E
04
银行04号
在SDRAM
设备
数据表
31
