DSP56602概述
DSP56600核心功能模块
PLL和时钟振荡器
扩展内存接口（端口A ）
JTAG测试访问端口和片上仿真（一次）模块
内存
此外， DSP56602提供了一组片上外设，描述
DSP56602
体系结构概述
在第1-13页。
1.4.1
数据算术逻辑单元（ALU）
数据算术逻辑单元（ALU）执行所有的算术和逻辑运算
就在DSP56600核心数据的操作数。有数据ALU的组成部分如下：
四个16位输入通用寄存器： X1 ， X0 ， Y1和Y0
并行，完全流水线乘法累加器单元（ MAC ）
六个数据的ALU寄存器（A2 ，A1，A0 ， B2，B1和B0 ），该被连接成两个
通用， 40位累加器A和B
一个蓄能器是一种异步并行转换器与一个40位输入
和一个40位输出
位字段单元（ BFU ）与40位的桶形移位器
两个数据总线转换器/限幅电路
1.4.1.1
数据寄存器ALU
数据的ALU寄存器可以读出或写入在X数据总线（ XDB ）和
数据总线（ YDB ）为16位或32位操作数。对于数据ALU的源操作数，
其可以是16 ，32或40比特，始终源自数据的ALU寄存器。的结果
数据ALU操作存储在累加器中。
所有的数据ALU操作在2个时钟周期的流水线的方式执行，使得
新的指令可以在每个时钟被启动，产生一个有效的执行速率
每个时钟周期的指令。每个运算操作的目的，可作为
源操作数不受处罚的即时以下操作。
1.4.1.2
乘法器 - 累加器（ MAC）的
该乘法器 - 累加器（ MAC）单元包括主算术处理单元
该DSP56600内核和执行所有的数据操作数的计算。如果是
算术指令，所述单元接受多达三个输入操作数和输出
摩托罗拉
DSP56602用户手册
1-7
