位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第812页 > P89LPC9341FDH > P89LPC9341FDH PDF资料 > P89LPC9341FDH PDF资料2第43页
恩智浦半导体
P89LPC9331/9341/9351/9361
8位微控制器，带有加速双时钟80C51核心
TOR2
比较值
定时器的值
0
非倒
倒
002aaa894
图10.对称PWM
7.22.7交替输出模式
在非对称模式下，用户可以将PWM通道A / B和C / D的交流
对用于桥驱动控制。在这种模式下，这些PWM通道的输出是
交替选在每个计数器周期。
TOR2
比较值A（或C ）
比较值B（或D ）
定时器的值
0
PWM输出（ OCA或OCC ）
PWM输出（ OCB或OCD ）
002aaa895
图11.备用输出模式
7.22.8 PLL操作
PWM模块还包括锁相环一个阶段，可以被用来产生一个
16 MHz和32 MHz之间的频率CCUCLK 。在这个频率PWM模块
提供超声PWM频率，10位分辨率规定了晶振
频率为1MHz或更高。 PLL被从0.5兆赫供给一个输入信号到1 MHz和
的32倍的输入频率的输出信号。这个信号被用于时钟的
定时器。用户将需要设置一个分隔，可扩展PCLK的一个因素，从1到16这
分频器在SFR寄存器TCR21发现。 PLL频率可以表示为
所示
方程1：
PCLK
PLL频率=
-----------------
-
(
N
+
1
)
式中： N为PLLDV3值： 0 。
P89LPC9331_9341_9351_9361
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
(1)
产品数据表
启5 - 2011年1月10日
43 94
