飞利浦半导体
产品speci fi cation
PRML读取通道与PR4 ，
8/9 ENDEC ， 4连拍伺服
脉冲QUALI科幻阳离子巡回说明
P32P4910A
此装置利用三种不同类型的脉冲鉴定，一种专门用于伺服读出， 1主要用于伺服
读操作，另一个用于数据读取。
S
ERVO
R
EAD
M
ODE
对于伺服灰色代码读取，或者一个双电平（窗式）限定符或滞后型水平限定符可被选择。
如果在过滤器中的PDM位截止伺服寄存器被设置为0 ，则该窗口限定符被选择，并且如果PDM的位是
1 ，滞后限定符被选中。在RDS / RDS的极性由短信位（伺服模式选择）
数据速率寄存器。如果短信= 0，则RDS为低电平有效，如果短信= 1，则RDS为高电平有效。
D
UAL
L
伊维尔基尼
(W
INDOW
) Q
UALIFIER
在伺服读取（ SG高）脉冲预选赛的双级型使用。水平合格阈值由一个设置
6位的DAC这是由伺服电平阈值寄存器（LDS ）控制。该寄存器的值是相对于峰值
电压在连续时间滤波器的输出，来自离相同的参考电压芯片内部的。该
正和负的阈值的大小相等。在自适应阈值电平的状态，启用（ALE）位
在WP / LT注册不影响该DAC的基准。该RDS / RDS和水平预选赛的PPOL输出
表示一个合格的伺服脉冲和脉冲的极性，分别。该RDS / RDS和PPOL输出仅
主动当SG输入为高。
H
YSTERESIS
Q
UALIFIER
磁滞限定符进行相同的窗口限定符除了磁滞限定符保证
连续的两个脉冲相同极性的第二就没有资格。滞后预选赛只会资格
交替极性的脉冲。
D
ATA
R
EAD
M
ODE
在数据的读取模式（ RG高） ，用于伺服双级资格赛读，是在VCO同步字段计数使用。其
合格阈值由通过或数据级别阈值寄存器（ LD）的控制的6位DAC设置。该
寄存器值是相对于峰值电压在连续时间滤波器的输出与DAC都引用到带
隙电压。正和负的阈值的大小相等。自适应阈值电平的状态
使在WP （ALE）比特/ LT寄存器不影响DAC的参考，直到同步字段计数已经达到。
该RDS / RDS和水平预选赛的PPOL输出不活跃的数据读取模式。
V
ITERBI
Q
UALIFIER
同步字段计数后脉冲鉴定，维特比限定符的第二类型，则在数据仅用于阅读模式
已经实现。维特比资格赛有两个显著块，一个是助长了其他。第一个块是
取样脉冲检测器和所述第二个是生存序列寄存器。
所采样的脉冲检测器执行脉冲采集/检测在采样域。它通过收购脉冲
码时钟采样的模拟波形进行比较，以通过所建立的正和负的阈值
维特比可编程的阈值窗口。所述阈值窗被定义为正和之间的差
负阈值水平。阈值窗口中， Vth时，则通过由维特比检测器控制的一个7位DAC设置
门限寄存器（ VDT ） 。而窗口大小是固定的编程Vth的值，实际的正和负
阈值的跟踪最积极和均衡后的输入信号的最负样本。例如，维特比
阳性信号的阈值， VPT = V峰值（+）最大值如果先前检测到的电平为（ +）。如果先前的检测电平为（ - ），
VPT = V峰值（ - ）最大值+ Vth时，在V峰值（ - ） max是的最大振幅先前检测到的负信号。
通常Vth设定为等于V峰值（约500毫伏） 。
脉冲被检测到之后，他们必须进一步限定了生存序列寄存器和相关
逻辑。这个逻辑可以保证为相同极性的最大游程长度内连续脉冲，只有最新的
是合格的。以这种方式，最大振幅的唯一的脉冲将被限定。
1996年5月29日
11
