飞利浦半导体
产品speci fi cation
PRML读取通道与PR4 ，
8/9 ENDEC ， 4连拍伺服
P32P4910A
GAP
VCO SYNC
场
8 BYTES MIN 。
训练
顺序
4个字节MIN 。
93H
SYNC火车SYNC SCRAMBLED和编码
BYTE ＃ 1 BYTE BYTE ＃ 2
用户数据
1字节1字节1字节
1FH
93H
69H
用户数据
NRZ数据（写）
00H
WG
图17 ：硬盘扇区写序 - 双同步
S
EMI
-A
UTOMATIC
M
ODE
在半自动模式下，所述装置将继续对自动生成的同步字段图案，直到FFH，被锁存的
NRZ接口，并进行检测。然后，设备内部生成的编码93H模式为5个字节次
写的结果作为训练模式。然后，它在内部生成编码69H模式为1个字节的时间来写
单同步字节。为了维持正常的控制器同步，则FFH应在NRZ界面呈现
共6字节的时间。需要注意的是半自动模式只能用于写单同步字节的格式与
训练模式的长度固定为5 ，如果控制器状态机的空间是极其有限的，此模式是很有用的。
GAP
VCO SYNC
场
8 BYTES MIN 。
训练
顺序
5个字节
93H
FFH
SYNC
字节
1个字节
69H
FFH
SCRAMBLED和编码
用户数据
NRZ数据（写的4910A ）
NRZ数据（写入4910A ）
WG
00H
00H
用户数据
用户数据
图18 ：硬盘行业半自动写模式
U
SER
D
ATA
用户数据必须出示在NRZ接口紧跟在最后一个NRZ同步字节写入。最后，在
用户数据的最后一个字节已被移入，工作组/ WG必须保持有效用于在至少16个NRZ比特倍
字节宽的方式，以确保该设备被刷新的数据（该延迟是21 NRZ比特倍半字节模式）。 WG / WG
随后变为无效。 WD / WD停止翻转最多2个NRZ （ RCLK ）的时间段后工作组/ WG变为无效。
D
直接打
W
RITE
M
ODE
#1
在此直接写模式中，从字节宽度接口的NRZ数据绕过加扰器，所述8,9编码器和
预编码器，但之前要写入数据的触发器，然后到WD / WD输出引脚预补偿。在RCLK
输出被从9 VCO时钟周期改变为8 VCO时钟周期与一个3/8的占空比。路由的目的
信号到所述预补偿电路是每一个"1"发生在数据的时间，以产生一个返回到零的脉冲，以使写入数据
触发器被触发。 WCLK不需要锁存字节宽的NRZ数据转换成NRZ接口，因为数据被锁存
通过一个内部版本RCLK的，但经过RCLK的上升沿NRZ数据必须是有效的不迟于12 ns的
输出引脚。直接写模式＃ 1 ，选择通过设置DW位（ 0 ） ，在控制工作寄存器。而进入
当WG / WG输入有效。使用半字节的NRZ接口时，此模式是无效的。需要注意的是直写
模式2将覆盖直写模式＃ 1 。
1996年5月29日
29
