飞利浦半导体
产品speci fi cation
PRML读取通道与PR4 ，
8/9 ENDEC ， 4连拍伺服
P32P4910A
70
(ii)
65
绝对群延迟（ns ）
60
DC组延迟变化
从编程
-30 ％ + 30 ％
群延迟变化，从
“DC” ，以截止频率
55
(i)
50
45
40
1
截止= 0MHz处
1
频率（MHz）
（一） 0分贝阿尔法升压& 0 ％群延时变化
（二） 13分贝阿尔法升压& + 30 ％群延时变化
10
100
SM00012
图7 ：过滤器的群延迟响应
F
ILTER
O
PERATION
从AGC放大器输出端直接耦合的差分信号被施加到过滤器。可编程带宽
和滤波器的均衡特性是由3个内部DAC的控制。对于这些DAC寄存器（ FC ， FB ，
和FGD）通过串行端口进行编程。使用该DAC的电流基准设置一个外部
电阻器从针VRX连接到地。在销VRX的电压正比于绝对温度（ PTAT）的，
因此，电流的DAC的一个PTAT基准电流。这样就建立了良好的温度稳定性为
滤波器特性。
截止频率可以独立于所述伺服模式和数据模式进行设置。在数据模式中，截止
频率被设置在数据截止寄存器控制。在伺服模式时，截止频率由伺服控制
截止登记。
C
UTOFF
C
ONTROL
从4到34兆赫的可编程截止频率是由7位线性FC的DAC设置。在FC寄存器保存7位
DAC控制值。截止频率被设置为：
c （兆赫） = 0.301 * FC - 1.142
伺服区
c （兆赫） = 0.277 * FCS + 0.08
44
≤
FC
≤
117
14
≤
FCS
≤
43
滤波器的截止（ c ）被定义为-3 dB带宽在不加升压。当升压/均衡被应用，
实际的-3 dB点会搬出去。实际-3 dB带宽的已编程截止的比率列于
表1适用升压和群延迟均衡的功能。
1996年5月29日
15
