位置：首页 > IC型号导航 > 首字符O型号页 > 首字符O的型号第9页 > OR3T55-7BA256 > OR3T55-7BA256 PDF资料 > OR3T55-7BA256 PDF资料1第20页
ORCA
系列3C和3T的FPGA
数据表
1999年6月
8位数据通道。深度扩展应用到实现
128字深用32字深PFU memo-
里斯。除PFU每个PLC ，在SLIC
每个PLC （在下节中描述）被用于
读地址译码和三态驱动器。 128 ×8
所示的RAM可使其操作为一个单端口
通过捆绑（位对位）读写地址的RAM 。
为了实现深度扩展的写的，一个或两个
地址位（通常在最高有效位）被路由至
写端口可以作为在图10中对于2比特，比特
选择的四个可用的RAM这32个字的银行
从两个WPE输入的译码将被写入。西米
larly ， 2位的读出地址中的解码
的SLIC和用于控制三态缓冲器
通过该读出的数据传递。写入数据
公交车是常见的，与宽度expan-独立的半字节
锡永，在所有的PLC ，以及读数据总线的COM
周一（同样，有独立的半字节），以所有PLC在
输出的三态缓冲器。
图10还示出了一个新的可选能力亲
在3系列使用韦迪的读使能的RAM / ROM的
该SLIC细胞。读使能的意愿三态读
数据总线不活动时，允许写入数据和
读数据总线被连接在一起，如果需要的话。
可编程逻辑单元
（续）
数据被写入到写数据时，写地址，和
写在时钟的有效边沿使能寄存器，
但数据不被写入到RAM中，直到下一个时钟
以后边的二分之一周期。读端口实际上是
异步，提供与读出的数据非常用户
设定的速度快的读出地址后，但定时也
设置，以使读出端口，可被视为完全
同步写入然后读取应用程序。如果
读写地址线被连接在一起（ main-
泰宁MSB到MSB ，等等），则该双端口RAM
作为一个同步的单端口RAM 。如果
写使能处于关闭状态，在最初的记忆内容
在CON组fi guration时间提供，内存充当
ROM（写入数据和写入地址端口和写
启用端口不使用） 。
更宽的记忆可以通过操作2创建或
更多的内存模式PFU就能并行，都具有相同的
地址和控制信号，但每一个不同的
半字节的数据。为了提高上述记忆单词的深度
32 ，两种或更多种的PLC都可以使用。图10示出
这是在8实现128 ×8双端口RAM
PLC的。这张图展示了数据通路宽度expan-
锡永通过将两个存储器并联，以达到
8
4
PLC
4
PLC
WD [7：0 ]
4
PLC
4
PLC
PFU
WD [7：4 ]
5
WA
WPE0
WPE1
WE
RD [7：4 ]
RA
5
5
WD [3：0 ]
WA
WPE0
WPE1
WE
RD [3 ：0]的
RA
PFU
WD [7：4 ]
5
5
WA
WPE0
WPE1
WE
RD [7：4 ]
PFU
WD [3：0 ]
5
5
WA
WPE0
WPE1
WE
RD [3 ：0]的
RA
PFU
5
RA
SLIC
SLIC
SLIC
SLIC
4
RD [7 ：0]的
WE
WA [6：0 ]
RA [6：0 ]
CLK
RE
7
7
8
4
4
4
5-5749(F)
图10.记忆模式扩展示例- 128 ×8 RAM
20
朗讯科技公司
