位置：首页 > IC型号导航 > 首字符N型号页 > 首字符N的型号第36页 > NG80960JD-50 > NG80960JD-50 PDF资料 > NG80960JD-50 PDF资料2第17页
80960JA / JF / JD / JT 3.3 V微处理器
表3中。
引脚说明 - 外部总线信号（第3页1 ）
名字
TYPE
描述
地址/数据总线
有32位的物理地址和8位，16位或32位数据
向和从存储器。中的地址（
T
a
）周期，位31： 2包含一个物理字
地址（位0-1表明尺寸;见下文）。在数据（T
d
）循环中，读或写
数据存在于一个或多个连续的字节，其包括AD31 ：24， AD23 ：16，
AD15 ： 8和AD7 ： 0 。在写操作时，未使用的引脚被驱动到确定的
值。
尺寸，该方法包括在一个比特的AD线0-1
T
a
周期，指定
的数据传送的总线事务期间数。
AD31 ： 0
I / O
S（ L）的
R（ X）
H（ Z）
P（ Q）
AD1
0
0
1
1
AD0
0
1
0
1
巴士接送
1转让
2接送服务
3转移
4转账
当处理器进入暂停模式时，如果前面的总线操作是：
写 - AD31 ：2进行驱动，在AD总线的最后一个数据值。
阅读 - AD31 ：4驱动与在AD总线的最后一个地址值; AD3 ：2的
驱动与A3的值：从最后数据周期2 。
通常情况下， AD1 ： 0反映了末班车的大小事务信息（无论是
取指令或加载/存储），这是在进入暂停模式之前执行。
O
R(0)
H（ Z）
P(0)
O
R(1)
H（ Z）
P(1)
O
R(1)
H（ Z）
P(1)
地址锁存使能
指示的物理地址的转移。 ALE是
在一个断言
T
a
周期和无效状态的T的开始之前
d
状态。这是
高电平有效，浮于期间保持周期高阻抗状态（T
h
).
地址锁存使能
指示的物理地址的转移。 ALE是
倒版本ALE的。这个信号给出80960Jx兼容性的高度
与现有80960Kx系统。
地址选通
表示有效的地址和一个新的总线存取的开始。
处理器断言的ADS为整个
T
a
周期。外部总线控制逻辑典型地
样品的ADS在周期的末端。
地址3 ： 2
包括部分解复用的地址总线。
O
R（ X）
H（ Z）
P（ Q）
ALE
ALE
ADS
32位内存访问：
过程2：处理器确认地址位A3
T
a
。该
部分字地址增量与RDYRCV的突发期间每个断言。
16位内存访问：
过程1：处理器确认地址位A3
T
a
与A1
驱动上的BE1销。每个局部短字地址递增
RDYRCV的一个脉冲串期间断言。
8位存储器存取：
在0：处理器确认地址位A3
T
a
与A1 ： 0
驱动上BE1 ： 0 。与每个断言部分字节地址递增
一阵期间RDYRCV 。
A3:2
超前信息数据表
17
