设计注意事项
本章包括使用MSC8102制造电路板的设计和布局指南。
4
4.1电源设计和布局的注意事项
输入电压不得超过I / O电源V
DDH
通过以上的2.5 V在任何时间，包括电源接通时
复位。反过来V
DDH
一定不能超过V
DD
/V
CCSYN
超过2.6 V在任何时候，包括上电时
复位。 V
DD
/V
CCSYN
一定不能超过V
DDH
超过0.4伏，在任何时间，包括在上电复位。
用于上电和掉电顺序遵循以下准则：
- 断言
PORESET
接通电源，并保持驱动为低电平信号，直到电源达到要求的前
最低功率电平。这可以通过一个微弱的下拉电阻器来实现。
CLKIN
可以保持为低，或允许在上电序列的开始时进行切换。不过，
CLKIN
必须的无效前，开始来回切换
PORESET
和两个电源后，电源均达到标称
电压电平。
为了保持功率电平之间的正确关系和上电顺序的建议是
使用“引导”二极管的电力轨之间，如图
图4-1 。
I / O电源
MUR420
MUR420
MUR420
核心/ PLL
供应
MUR420
3.3 V (V
DDH
)
1.6 V (V
DD
/V
CCSYN
)
图4-1 。
自举二极管的上电顺序
选择自举二极管，使得标称
V
DD
/
V
CCSYN
从来源
V
DDH
电源直到
V
DD
/
V
CCSYN
电源变为有效。在
图4-1 ，
4 MUR420肖特基势垒二极管，串联连接在
系列;每个人都有一个正向电压（V
F
）的0.6 V电压高电流，因此这些二极管提供2.4 V的压降，
在1.6 V电源线保持0.9伏。一旦核心/ PLL供电电压稳定在1.6 V，自举
二极管会被反向偏压可以忽略不计的漏电流。在V
F
应在目前水平有效
由处理器必需的。不要使用二极管标称V
F
即过低的高电流。
图4-2
显示了核心供电的电源推荐去耦电路。电压调节器和所述
去耦电容应提供所需要的器件电流无电压的器件引脚的任何下降。
在封装管脚上的电压不应低于1.5伏，即使在很短的尖峰。这可以实现
使用以下准则：
MSC8102四核数字信号处理器，启示录12
飞思卡尔半导体公司
4-1
