初步

PLL702-03

低EMI外设时钟发生器用于笔记本电脑

框图

VDDB2

SSC（ 0：1 ）

XIN

XOUT

XTAL

OSC

PLL

SST

27_14.318MHz

VDD25M

VDDB1

VDDB1

24.576MHz

(pin7)

24.576MHz

(pin6)

25MHz

VDD25M

VDD25M

VDDB2

PLL2

VDD25M

VDDB2

12MHz

8MHz

注意：

为了使用VDD25M作为动力源的8MHz （引脚13 ） ， 24.576MHz的（引脚7） ，和12MHz的（引脚12） ，有必要选择此功能

通过VDD_SEL输入（请参阅电源选型表的第1页） 。

注2 ：

只有27MHz的输出通过扩频调制的低EMI 。

47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991

转02年10月6日第2页