PLL702-02

低EMI外设时钟发生器用于笔记本&主板

框图

XTAL_SEL

SST （0： 1）

XIN

XOUT

XTAL

OSC

PLL

SST

27_14.318MHz

24.576MHz

(pin7)

24.576MHz

(pin6)

25MHz

PLL2

12MHz

10_8MHz

SEL10_8

注1 ：

为了使用VDD25M作为动力源10_8MHz （引脚13 ），24 .576MHz （引脚7） ，和12MHz的（引脚12） ，有必要选择此功能

通过VDD_SEL和SEL10_8M输入（请参阅电源的选择和第1页10_8MHz频率选择表） 。

注2 ：

只有27MHz的输出通过扩频调制的低EMI 。

47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991

www.phaselink.com

转05年8月30日第2页