表12. MPC9850引脚图（顶视图）
1
A
B
C
D
E
F
G
H
J
K
V
DDOA
V
DDOA
RSVD
V
DDA
REF_SEL
PCLK
REF_CLK_SEL
XTAL_IN
V
DDOB
V
DDOB
2
V
DDOA
V
DDOA
RSVD
V
DDA
CLK
PCLK
REF_33MHz
XTAL_OUT
V
DDOB
V
DDOB
3
CLKA[1]
CLKA[0]
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
CLKB[0]
CLKB[1]
4
CLKA[3]
CLKA[2]
V
DD
GND
GND
GND
GND
V
DD
CLKB[2]
CLKB[3]
5
CLKA[5]
CLKA[4]
V
DD
GND
GND
GND
GND
V
DD
CLKB[4]
CLKB[5]
6
V
DD
QA0
V
DD
GND
GND
GND
GND
V
DD
QB0
V
DD
7
QA1
V
DDOA
V
DD
GND
GND
GND
GND
V
DD
V
DDOB
QB1
8
QA2
QA3
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
QB3
QB2
9
V
DDOA
V
DDOA
V
DD
QC0
V
DDOC
QC1
PLL_BYPASS
RIO_C[1]
V
DDOB
V
DDOB
10
V
DDOA
V
DDOA
REF_OUT
QC0
GND
QC1
MR
RIO_C[0]
V
DDOB
V
DDOB
表13. MPC9850引脚列表
信号
V
DDOA
V
DDOA
CLKA[1]
CLKA[3]
CLKA[5]
V
DD
QA1
QA2
V
DDOA
V
DDOA
V
DDOA
V
DDOA
CLKA[0]
CLKA[2]
CLKA[4]
QA0
V
DDOA
QA3
V
DDOA
V
DDOA
100 PIN
MAPBGA
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
B1
B2
B3
B4
B5
B6
B7
B8
B9
B10
信号
RSVD
(1)
RSVD
(1)
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
REF_OUT
V
DDA
V
DDA
V
DD
GND
GND
GND
GND
V
DD
QC0
QC0
100 PIN
MAPBGA
C1
C2
C3
C4
C5
C6
C7
C8
C9
C10
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
信号
REF_SEL
CLK
V
DD
GND
GND
GND
GND
V
DD
V
DDOC
GND
PCLK
PCLK
V
DD
GND
GND
GND
GND
V
DD
QC1
QC1
100 PIN
MAPBGA
E1
E2
E3
E4
E5
E6
E7
E8
E9
E10
F1
F2
F3
F4
F5
F6
F7
F8
F9
F10
信号
REF_CLK_SEL
REF_33MHz
V
DD
GND
GND
GND
GND
V
DD
PLL_BYPASS
MR
XTAL_IN
XTAL_OUT
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
RIO_C[1]
RIO_C[0]
100 PIN
MAPBGA
G1
G2
G3
G4
G5
G6
G7
G8
G9
G10
H1
H2
H3
H4
H5
H6
H7
H8
H9
H10
信号
V
DDOB
V
DDOB
CLKB[0]
CLKB[2]
CLKB[4]
QB0
V
DDOB
QB3
V
DDOB
V
DDOB
V
DDOB
V
DDOB
CLKB[1]
CLKB[3]
CLKB[5]
V
DD
QB1
QB2
V
DDOB
V
DDOB
100 PIN
MAPBGA
J1
J2
J3
J4
J5
J6
J7
J8
J9
J10
K1
K2
K3
K4
K5
K6
K7
K8
K9
K10
1. RSVD引脚必须悬空。
MPC9850
8
高级时钟驱动器设备
飞思卡尔半导体公司
