系统设计信息
21.10准则高速接口端子
本节提供了指导方针时的SerDes接口要么根本不使用或仅部分使用。
21.10.1的SerDes接口完全未使用
如果高速串行解串器接口没有用了，如上述的未用的引脚应终止
本节。然而，串行解串器必须始终有动力应用到它的电源引脚。
以下引脚必须悬空（浮动） ：
SD_TX [0：7 ]
SD_TX [0：7 ]
以下引脚必须连接到GND ：
SD_RX [0：7 ]
SD_RX [0：7 ]
SD_REF_CLK
SD_REF_CLK
21.10.2的SerDes接口天色未使用
如果满足高速串行解串器接口引脚仅部分使用，剩余的高速串行I / O引脚
如本节中所描述应该被终止。
以下引脚必须悬空（浮动）如果不使用：
SD_TX [0：7 ]
SD_TX [0：7 ]
以下引脚必须连接到GND如果不使用：
SD_RX [0：7 ]
SD_RX [0：7 ]
SD_REF_CLK
SD_REF_CLK
21.11准则的PCI接口端子
PCI终止，如果没有用了，操作步骤如下。
选项1
如果PCI仲裁器POR过程中启用，
所有AD引脚上电复位后，被驱动到稳定状态。因此，所有广告引脚悬空。
- 所有PCI控制引脚可以组合在一起，并绑在OV
DD
通过一个10 kΩ的电阻。
- 这是可选的上电复位，通过复位后DEVDISR寄存器来禁用PCI模块。
MPC8533E的PowerQUICC III集成处理器的硬件规格，版本5
108
飞思卡尔半导体公司
