增强的安全数字主机控制器（ eSDHC ）
表38. eSDHC接口直流电气特性（续）
特征
输出低电压
输入高电压
输入低电压
符号
V
OL
V
IH
V
IL
条件
I
OL
= 3.2毫安
—
—
民
—
2.1
–0.3
最大
0.4
NV
DD
+ 0.3
0.8
单位
V
V
V
13.2
eSDHC AC时序规范（全速模式）
本节描述了设备的eSDHC （ SD / MMC ）接口的AC电气规格。
表39
提供eSDHC AC时序规格为全速模式中定义
图35
和
图36 。
表39. eSDHC AC时序规范的全速模式
在推荐工作条件NV
DD
= 3.3 V± 300 mV的。
参数
SD_CLK时钟频率全速模式
SD_CLK时钟周期
SD_CLK时钟频率识别模式
SD_CLK时钟低电平时间
SD_CLK时钟高电平时间
SD_CLK时钟的上升和下降时间
输入设置时间： SD_CMD ， SD_DATx到SD_CLK
输入保持时间： SD_CMD ， SD_DATx到SD_CLK
输出有效： SD_CLK到SD_CMD ， SD_DATx有效
输出保持： SD_CLK到SD_CMD ， SD_DATx有效
SD卡输入设置
SD卡输入保持
SD卡输出有效
SD卡输出保持
符号
1
f
SFSCK
t
SFSCK
f
SIDCK
t
SFSCKL
t
SFSCKH
t
SFSCKR
/
t
SFSCKF
t
SFSIVKH
t
SFSIXKH
t
SFSKHOV
t
SFSKHOX
t
ISU
t
IH
t
ODLY
t
OH
民
0
40
0
15
15
—
3
2
—
–3
5
5
—
0
最大
25
—
400
—
—
5
—
—
3
—
—
—
14
—
单位
兆赫
ns
千赫
ns
ns
ns
ns
ns
ns
—
ns
ns
ns
ns
笔记
—
—
—
2
2
2
2
2
2
—
3
3
3
3
注意事项：
1
本文中所使用的定时规范的符号遵循T的模式
（功能块的前三个字母）（信号）（状态）（参照）（状态）的
用于输入和T
（功能块的前三个字母）（参考）（状态）（信号）（状态）的
用于输出。例如，叔
SFSIXKH
象征eSDHC
全模式变速装置的定时（SFS）输入（I）去无效（X）的相对于所述参考时钟（K）的要高（H） 。还
t
SFSKHOV
象征eSDHC全速定时（SFS）的时钟基准（K）到高（H ） ，相对于该输出端（ O）
要有效（V）或数据输出的有效时间。需要注意的是，在一般情况下，该时钟参考符号表示是基于五个字母
表示的特定的功能的时钟。对于上升和下降时间，后者则约定使用相应的字母：
R（上升）或F（下降） 。
2
测得在40 pF的电容性负载。
3
仅供参考，按照SD卡规格。
4
平均值，仅供参考。
MPC8308的PowerQUICC II Pro处理器硬件规格，第2版
飞思卡尔半导体公司
49
