介绍
1.6.11
DRAM控制器
DRAM控制器（仅473引脚器件）是一个多端口控制器，用于监视在3进入请求
AHB从端口，并决定（在每个时钟的上升沿）需要被发送到外部DRAM什么命令。
此设备上的DRAM控制器支持的回忆以下几种类型：
移动DDR （的mDDR ）
DDR 1
DDR 2 （可选）
SDR
32字节脉冲串和单读时序优化的AHB接口访问
为DRAMC接口上8字节和16字节的突发时序优化
支持优先级升高对单访问从端口
16位宽的DRAM接口
一个片选（ CS ）
的mDDR内存控制器
- 16位外部接口
- 地址范围高达8 MB
所述控制器具有如下特征：
1.6.12
引导协助模块（ BAM ）
通过串行方式实现开机（个FlexCAN ， LINFlex ）
处理静态模式在发生错误的引导程序
实施了8 KB的ROM
支持锁步模式（ LSM）和解耦并联模式（ DPM ）
1.6.13
并行数据接口（ PDI）的
支持对外部ADC和CMOS图像传感器
并行接口运行在高达MCU的系统总线频率
从上升沿或下降沿可选数据采集
可调触发阈值的接收FIFO
为8，10， 12，14，和16位的数据宽度
数据打包单元打包输入数据的64位字 - 装上8位或16位的边界数据，根据输入
数据宽度
二进制增加信道选择，使被选择多达八个通道
通过垂直同步，水平同步， PIXCLK帧同步
1.6.14
Deserial串行外设接口（ DSPI ）模块
三个串行外设接口
- 带中断和EDMA请求支援全双工通信端口
- 支持从QSMCM的QSPI子模块所有功能模式（ MPC5XX系列）
- 支持在内存中的队列
- 六片选，可扩展至64和外部解复用器
- 可编程的帧大小，波特率，时钟延迟，并且时钟相位上的每一帧的基础
MPC5675K微控制器数据手册，第7
10
飞思卡尔半导体公司
