特点
本节中的表格列出了MSC8102器件的特性。
表1中。
SC140扩展内核和核心记忆
特征
描述
四SC140内核：
MMACS使用16个ALU ，在高达275 MHz的运行速度高达4400 。
共有1436 KB的内部SRAM （ 224 KB每核心）的。
每个SC140内核提供以下功能：
使用在1.6 V的MAC操作的内部275 MHz时钟高达1100 MMACS包括乘法
积累与命令相关的数据移动和指针更新。
4个ALU每SC140内核。
16个数据寄存器，每个40位。
27个地址寄存器，每个32位。
用于小数和整数数据类型的硬件支持。
非常丰富的16位宽的正交指令集。
最多在一个时钟周期内执行的六条指令。
可变长度执行集（ VLES ），其可以用于代码密度和性能进行优化。
IEEE 1149.1 JTAG端口。
增强的设备仿真（ EOnCE ）具有实时调试功能。
每个SC140芯嵌入扩展核心，可提供以下范围内：
224由该SC140芯具有零等待状态访问KB M1的存储器。
支持原子访问到M1内存。
16 KB指令缓存， 16路。
该释放SC140内核，从等待写操作，完成一个四入口的写缓冲器。
通过触发全局信号（ GBL ）时预定义的内存组来访问外部缓存的支持。
程序中断控制器（ PIC ） 。
本地中断控制器（ LIC ） 。
M2内存（共享内存） ：
SC140核心
扩展核心
多核心共享
回忆
M2-Accessible
多核巴士
（ MQBus ）
一个476 KB的内存的核心频率工作。
从本地总线进行访问
使用该MQBus四个SC140内核进入。
4 KB引导ROM 。
一个QBUS协议多主总线连接四个SC140内核的M2记忆。
多达128位的数据总线存取读和高达64位的写入。
运行在SC140核心频率。
中央高效循环仲裁器控制的MQBus SC140内核的访问。
由四SC140内核和本地总线访问M2记忆的原子操作控制。
表2中。
锁相回路（ PLL ）
特征
内部PLL
描述
可产生高达275 MHz的核心频率和高达91.67 MHz的总线时钟为60X兼容本地和
系统总线等模块。
PLL值在复位的基础上配置的信号值确定。
表3中。
公交车和内存控制器
特征
双总线
架构
描述
可以被配置为一个32位的数据的系统总线和一个64位的数据直接从接口（DSI） ，或64位数据
系统总线和32位数据的DSI 。
MSC8102 ，启示录12
iv
飞思卡尔半导体公司
