TI380PCIA
PCI总线接口，用于TI380 COMMPROCESSORS
SPWS035 - 1997年6月
参数测量信息
测量和测试条件参数（参见图20和图21）
符号
VTH
VtL作为
VTEST
VMAX
输入信号边沿速率
5 - V信号
2.4
0.4
1.5
2.0
1
单位
V
V
V
V
V / ns的
定时要求（ 5 - V信号环境） （参见图20和图21）
民
Tval
Tval （ PTP ）
吨
花花公子
TSU
TSU （ PTP ）
th
TRST
TRST -CLK
TRST客
CLK信号有效延迟汇流排信号（见注5 ， 6 ， 7 ， 8 ）
CLK信号有效延迟点至点（见注5，6， 7）
浮到主动延迟（见注5 ）
主动到浮动延迟（见注5 ）
输入设置时间CLK-汇流排信号（见注7,9 ）
输入设置时间到CLK-点至点（见注7,9）
从CLK输入保持时间（见注9 ， 10 ）
重新上电后稳定的活动时间（见注11 ）
复位后CLK稳定的活动时间（见注9 ）
复位当前输出的浮动延迟（见注9 ， 12 ）
7
10
3
1
100
40
2
2
2
28
最大
11
12
单位
ns
ns
ns
ns
ns
ns
ms
s
ns
ns
注：请参见5.定时测量条件下的PCI 2.0规格的输出定时测量条件图。
6.最小时间测量0 pF的等效负载;最大时间测量50 pF的等效负载。实际测试
电容可以变化，但结果应被关联到这些规格。
7. REQ和GNT是点至点的信号，并且具有不同的输出有效延迟和输入设置时间，分别比汇流排
信号。 GNT为10 ns的建立时间; REQ有12纳秒的输出有效的延迟时间。所有其他信号汇流排。
8. tval的停止信号的最大值是12纳秒。 PCI 2.0规范定义的11 ns的最大值。没有
系统相关的问题已被归因于这个异常向在PCI规范中定义的电气定时。
9.见定时测量条件下的输入时序的PCI 2.0规格的测量条件图。
10.最小保持时间为所有TI380PCIA输入为3毫微秒。 PCI 2.0规范定义的0 ns的最小输入保持时间。
没有系统相关的问题已被归因于这个异常向在PCI规范中定义的电气定时。
11. RST有效且相对于CLK拉高异步。请参阅PCI 2.0规格的更多信息。
当RST被激活12.所有输出驱动器必须悬空。
邮政信箱1443
休斯敦，得克萨斯州77251-1443
35
超前信息
