AD5379
并行接口
V
CC
= 2.7 V至5.5 V ; V
DD
= 11.4 V至16.5 V ; V
SS
= -11.4 V至-16.5 V ; AGND = DGND = DUTGND = 0 V ; V
REF
(+) = 5 V;
V
REF
() =
3.5
V， FIFOEN = 0 V ;所有规格牛逼
民
给T
最大
中，除非另有说明。
表5 。
参数
1, 2, 3
t
0
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
104
t
114
t
12
t
13
t
14
t
154
t
16
t
17
t
18
t
19
t
20
t
21
t
22
t
23
在T限制
民
给T
最大
4.5
4.5
10
10
0
0
4.5
4.5
20
240
0/30
330
0
30
20
150
20
0
100
20/30
10
350
10
120
单位
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns的最小/最大
ns（最大值）
ns（最小值）
ns（最小值）
ns（最小值）
纳秒（典型值）
ns（最小值）
ns（最小值）
纳秒（典型值）
μs的典型值/最大值
ns（最小值）
ns（最大值）
ns（最小值）
微秒最大
描述
REG0 ， REG1 ，地址到WR上升沿的建立时间。
REG0 ， REG1 ，地址到WR上升沿保持时间。
CS脉冲宽度低。
WR脉冲宽度低。
CS到WR下降沿建立时间。
WR到CS上升沿保持时间。
数据到WR上升沿的建立时间。
数据到WR上升沿保持时间。
WR脉冲宽度高。
WR最小周期时间（单通道写入） 。
WR上升沿到BUSY下降沿。
BUSY脉冲宽度低（单通道更新） 。请参阅表10 。
BUSY上升沿WR上升沿。
WR上升沿到LDAC下降沿。
LDAC脉冲宽度低。
BUSY上升沿到DAC输出响应时间。
LDAC上升沿WR上升沿。
BUSY上升沿到LDAC下降沿。
LDAC下降沿到DAC输出响应时间。
DAC输出建立时间。
CLR脉冲宽度低。
CLR /复位脉冲激活时间。
复位脉冲宽度低。
复位时间指示由BUSY
低。
1
2
通过设计和特性保证，未经生产测试。
所有输入信号均采用t指定
r
= t
f
= 2纳秒（10％ 90 ％的V
CC
）和定时从1.2 V的电压电平
3
参见图6 。
4
测量负载电路如图2所示。
第0版|第9页的28
